cSoC­3D - Echtzeitfähige 3D­-Datenverarbeitung auf kaskadierten analog-­digital customized System on a Chip (cSoC)-­Architekturen. Teilvorhaben: cVSoC­3D - "Customized Vision System on Chip for 3D Processing"

Die schnelle Erfassung von 3D-Daten, deren Weiterverarbeitung und letztendlich die Ermittlung von qualitativen und quantitativen Qualitätsmerkmalen ist für die Produktionstechnologie entscheidend. Zur Erhöhung der Geschwindigkeit bildverarbeitender 3DMesssysteme sollte ein neuartiger CMOS Bildsensor mit integrierter, analoger und digitaler Vorverarbeitung entwickelt werden. Seit dem Beginn der CMOS-Bildsensorik gibt es Bestrebungen Bildverarbeitung und Merkmalsextraktion so nah wie möglich am Pixel durchzuführen und die dadurch mögliche massive Parallelität zur Erzielung hoher Verarbeitungsgeschwindigkeiten auszunutzen. Bisherige Konzepte wiesen zumeist geringe Füllfaktoren und demzufolge geringe Empfindlichkeit der Pixelzellen, eine eingeschränkte weit geringere Auflösung als bei konventionellen Bildsensoren sowie eine meist komplizierte externe Ansteuerung bzw. Programmierung auf. Im Rahmen von cVSoC3D sollte auf der Grundlage eines neuartigen ladungsbasierten Bildsensor-Konzepts ein Vision System-on-Chip (customizable Vision System-on-Chip cVSoC) entwickelt werden, das die konzeptionellen Vorteile ""hohe Geschwindigkeit bei der programmierbaren Abarbeitung komplexer Bildverarbeitungsalgorithmen"" mit einer Lin/Log Übertragungskennlinie für einen großen Dynamikumfang verbindet und sich gleichzeitig aufgrund der Sensor-Prozessor Architektur besonders gut für die 3DBilderfassung und -verarbeitung eignet. Anhand der beiden Verfahren Laserlichtschnitt und Weißlicht-Interferometrie soll diese Eignung im Rahmen von Messsystem Demonstratoren gezeigt werden. Gemeinsam mit dem Technologiepartner XFAB wurden die besonderen technologischen Herausforderungen Optimierung der Pixelzelle auf größtmögliche Empfindlichkeit sowie Fertigung des System-on-Chip mit maximaler Pixel-Uniformität und Ausbeute adressiert. Das Fraunhofer IIS/EAS konnte im Projekt drei erfolgreiche Chip-Designs entwickeln, herstellen und in Betrieb nehmen. Diese bauen aufeinander auf, um zum Projektende ein leistungsfähiges Vision-System on Chip in zwei Demonstratoren vorzuführen. Der erste Chip befasst sich mit der Evaluierung verschiedener Pixeltypen um das bestmögliche Pixeldesign herauszufinden. Im zweiten Chip wurde ein VSoC-Prototyp entworfen, wobei eine Vielzahl neuer Baublöcke erstmals gemeinsam auf einem Chip untergebracht wurden. Der Funktionsumfang des VSoC war noch begrenzt, konnte jedoch schon für die Demonstration der Verfahren Laserlichtschnitt und Weißlicht-Interferometrie eingesetzt werden. Im dritten Chip wurde schließlich das vollständige VSoC mit massiv paralleler SIMD-Verarbeitungs-Einheit und Multi-Prozessor Steuerung umgesetzt und in einem Interposer-Package verarbeitet. Zur Inbetriebnahme der Chips wurden jeweils Leiterplatten, Software und FPGA-Designs entwickelt und anschließend eine Validierung der Chip-Funktionen durchgeführt. Aufgrund von unvermeidbaren Design-Bugs wurden im finalen, dritten Chip-Design noch umfangreichere und zeitaufwendigere Mixed-Signal Verifikationen durchgeführt. Außerdem wurde ein eigener Demonstrator für Laserlichtschnitt aufgebaut und bereits auf der Messe Vision 2018 einer breiten Öffentlichkeit vorgeführt.