Options
21 May 2021
Doctoral Thesis
Titel
Permutationsbasierte Architekturen für Physical Unclonable Functions in CMOS-Prozessen
Alternative
Permutation-based architectures for Physical Unclonable Functions in CMOS processes
Abstract
Kleine, eingebettete Elektroniksysteme werden, sowohl im privaten Alltag als auch im industriellen Umfeld, immer relevanter. Wie alle IT-Systeme müssen diese vor Manipulationen und Angriffen geschützt werden. Bei der Realisation von Sicherheitsmechanismen tritt allerdings oft das Problem auf, dass die eingesetzte, kostengünstige Hardware zu wenig Rechenleistung aufweist, um mit Hilfe von kryptographischen Methoden abgesichert zu werden. Zudem befinden sich diese Systeme oft als batteriebetriebene IoT-Geräte in unsicheren Umgebungen, die einen direkten physikalischen Zugriff erlauben. Dieser kann dazu missbraucht werden, Speicherinhalte der Geräte auszulesen und zu duplizieren, um ein exaktes Abbild zu erstellen. Gespeicherte geheime Informationen, insbesondere kryptographische Schlüssel werden so gegebenenfalls direkt mit kopiert und können in einem neuen System weiterverwendet werden, um die Identität des originalen Systems zu stehlen.Physical Unclonable Functions (PUF) bieten die Möglichkeit, kryptographische Verfahren ohne die Notwendigkeit eines nichtflüchtigen Schlüsselspeichers zu realisieren. Dabei wird der benötigte kryptographische Schlüssel aus der PUF „on-the-fly“ generiert, wenn er benötigt wird und nicht dauerhaft gespeichert. Die PUF weist eine Einzigartigkeit, vergleichbar mit einem Fingerabdruck beim Menschen, auf, die im Herstellungsprozess entsteht und sowohl nicht reproduzierbar als auch nicht kontrollierbar ist. Spezifische Anwendungsprotokolle bieten darüber hinaus die Möglichkeit, Authentifikationsvorgänge mit der PUF als Sicherheitsanker gänzlich ohne kryptographische Verfahren und damit auch auf rechenschwachen Geräten durchzuführen.Zwei wesentliche Schwachstellen von vielen kommerziell verfügbaren und in der wissenschaftlichen Literatur beschriebenen PUF Architekturen werden in dieser Arbeit adressiert: die Resistenz der PUF gegen mögliche (invasive und nicht-invasive) Angriffe und eine ausreichend kompakte Implementierung der Architektur für kleine, günstige IoT-Geräte, wie z.B. Einweg-Sensoren. Bei Modellierungsangriffen mithilfe maschinellen Lernens (ML) stehen die beiden Aspekte oft im Widerspruch zueinander, da eine höhere Resistenz gegen ML-Angriffe eine höhere Komplexität der Architektur erfordert, die wiederum zu einer höheren Implementierungsgröße und damit höheren Kosten für die Chipfertigung führt. Ein weiterer Aspekt ist die Skalierbarkeit der Implementierungsgröße im Verhältnis zur Anzahl der benötigten Schlüsselbits. Sie skaliert bei den einfachsten Implementierungen, den sogenannten Weak PUF, linear. Bei der Klasse der Strong PUF wächst die Anzahl der nutzbaren Schlüsselbits jedoch exponentiell mit der Implementierungsgröße (2N Schlüsselbits bei N PUF-Zellen). Wird eine große Anzahl unterschiedlicher Schlüssel für wiederholte Authentifikationsvorgänge benötigt, kann dieser Faktor immer noch zu gering sein. Daher wird in der vorliegenden Arbeit eine neue PUF-Architektur mit einem permutationsbasierten Challenge-Response-Mechanismus beschrieben. Der Ansatz führt einerseits zu einer deutlichen kompakteren Realisierung der PUF, da die Anzahl der Schlüsselbits von 2N auf N! angehoben wird. Andererseits wird durch rekursive Abhängigkeiten zwischen den PUF-Zellen eine Modellierung als linear zeitinvariantes System verhindert. Im Rahmen dieser Arbeit wird das Konzept beispielhaft mithilfe eines geschalteten Kapazitätsnetzwerk als passive Charge-Sharing-PUF modelliert und als Chipdesign in einer 350 nm-CMOS-Technologie umgesetzt. Die gefertigte CMOS-Umsetzung wird abschließend mithilfe von Labormessungen bei unterschiedlichen Umgebungsbedingungen charakterisiert und hinsichtlich ihrer praktischen Umsetzbarkeit bewertet.
ThesisNote
Duisburg-Essen, Univ., Diss., 2021
Author(s)
Advisor