• English
  • Deutsch
  • Log In
    Password Login
    Research Outputs
    Fundings & Projects
    Researchers
    Institutes
    Statistics
Repository logo
Fraunhofer-Gesellschaft
  1. Home
  2. Fraunhofer-Gesellschaft
  3. Konferenzschrift
  4. Influence of shallow pits and device design of 4H-SiC VDMOS transistors on in-line defect analysis by using PL scanning
 
  • Details
  • Full
Options
2019
Poster
Title

Influence of shallow pits and device design of 4H-SiC VDMOS transistors on in-line defect analysis by using PL scanning

Title Supplement
Poster presented at 18th International Conference on Silicon Carbide & Related Materials, September 29th - October 04th, 2019, Kyoto, Japan
Author(s)
Kocher, Matthias  
Fraunhofer-Institut für Integrierte Systeme und Bauelementetechnologie IISB  
Schlichting, Holger  
Fraunhofer-Institut für Integrierte Systeme und Bauelementetechnologie IISB  
Kallinger, Birgit  orcid-logo
Fraunhofer-Institut für Integrierte Systeme und Bauelementetechnologie IISB  
Rommel, Mathias  orcid-logo
Fraunhofer-Institut für Integrierte Systeme und Bauelementetechnologie IISB  
Bauer, A.J.
Fraunhofer-Institut für Integrierte Systeme und Bauelementetechnologie IISB  
Erlbacher, Tobias  
Fraunhofer-Institut für Integrierte Systeme und Bauelementetechnologie IISB  
Conference
International Conference on Silicon Carbide and Related Materials (ICSCRM) 2019  
File(s)
Download (2.52 MB)
Rights
Use according to copyright law
DOI
10.24406/publica-fhg-405428
Language
English
Fraunhofer-Institut für Integrierte Systeme und Bauelementetechnologie IISB  
  • Cookie settings
  • Imprint
  • Privacy policy
  • Api
  • Contact
© 2024