Pre-Layout-Elektromigrations-Analyse zur Berechnung von Layout-Constraints

In modernen Deep-Submicron-Technologien werden Alterungserscheinungen durch Elektromigration zunehmend zu einem Problem. Dies ist die Folge hoher Stromdichten bei verringerten Abmessungen der Leiterbahnen und Verbindungen. Zur Sicherung der Zuverlässigkeit von Schaltungen über ihre geplante Lebensdauer ist daher die Vermeidung von Elektromigrationsauswirkungen von großer Bedeutung. Im Beitrag wird eine Vorgehensweise beschrieben, wie basierend auf Schaltungssimulationen mit der Schematic-Netlist bereits vor Erstellung des Layouts Hinweise über Layout-Constraints bezüglich minimal erforderlicher Leiterbahnbreiten oder Via-Anzahl entwickelt werden können. Bei dieser Vorgehensweise werden neben Alterungsdaten aus beschleunigten Lebensdauertests auch Temperatur-Zeit-Profile sowie auf dem Schematic beruhende Schaltungssimulationen als Datenbasis verwendet.