• English
  • Deutsch
  • Log In
    Password Login
    Research Outputs
    Fundings & Projects
    Researchers
    Institutes
    Statistics
Repository logo
Fraunhofer-Gesellschaft
  1. Home
  2. Fraunhofer-Gesellschaft
  3. Konferenzschrift
  4. NEEDS - Nanoelektronik-Entwurf für 3D-Systeme
 
  • Details
  • Full
Options
2012
Conference Paper
Title

NEEDS - Nanoelektronik-Entwurf für 3D-Systeme

Abstract
Hochintegrierte Nanoelektronik-Systeme mit heterogenen Komponenten ermöglichen in vielen Anwendungsfeldern die Einsparung von Ressourcen und damit auch von Kosten. Dabei bieten sie gleichzeitig eine Vielzahl neuer Möglichkei-ten bei der Entwicklung des Systems. Das BMBF-Clusterforschungsprojekt NEEDS stellt hierfür einen umfassenden Entwurfsprozess bereit. Dazu werden Werkzeuge aus den Bereichen der Entwurfsmethodik und der Schaltungsgenerierung, aber auch aus dem Gebiet der applikationsspezifischen Technologieplanung, der Analyse sowie des Testens drei-dimensionaler Schaltungen entwickelt und zusammengeführt. So entsteht ein hierarchischer Entwurfsprozess, welcher auf unterschiedliche Teilbereiche spezialisierte Werkzeuge iterativ nutzt, um zu einer guten Gesamtlösung zu gelangen. Die Optimierung eines 3D-Chips wird dabei ganzheitlich, d.h. fachübergreifend über die einzelnen Teilaufgaben hinweg und unabhängig vom Anwendungsgebiet ermöglicht.

; 

High-density nanoelectronics consisting of heterogeneous components provide economies of resources and thus cost savings in many application scenarios. They also provide a large number of opportunities and options during the design process. The German Federal Ministry of Education and Research (BMBF) funded project NEEDS provides such a comprehensive process. Tools from different domains such as design methodology, circuit generation, but also from the area of application-specific technology planning, as well as design analysis and test of 3D-Chips are developed and combined. The result is a design process, using specialized and sophisticated tools in an iterative process to achieve a good overall solution. The optimization of a 3D-Chip is possible in a holistic and interdisciplinary way.
Author(s)
Hylla, Kai
OFFIS - Institut für Informatik Oldenburg
Metzdorf, Malte
OFFIS - Institut für Informatik Oldenburg
Grünewald, Armin
Universität Siegen
Hahn, Kai
Universität Siegen
Heinig, Andy  
Fraunhofer-Institut für Integrierte Schaltungen IIS  
Knöchel, Uwe
Fraunhofer-Institut für Integrierte Schaltungen IIS  
Wolf, Susann
Fraunhofer-Institut für Integrierte Schaltungen IIS  
Miller, Felix
TU München
Wild, Thomas
TU München
Quiring, Artur
Leibniz Universität Hannover
Olbrich, Markus
Leibniz Universität Hannover
Sattler, Sebastian
Universität Erlangen-Nürnberg
Treytnar, Dieter
edacentrum Hannover
Mainwork
Zuverlässigkeit und Entwurf. 6. GMM/GI/ITG-Fachtagung 2012. CD-ROM  
Conference
Fachtagung Zuverlässigkeit und Entwurf 2012  
Language
German
Fraunhofer-Institut für Integrierte Schaltungen IIS  
  • Cookie settings
  • Imprint
  • Privacy policy
  • Api
  • Contact
© 2024