• English
  • Deutsch
  • Log In
    Password Login
    Research Outputs
    Fundings & Projects
    Researchers
    Institutes
    Statistics
Repository logo
Fraunhofer-Gesellschaft
  1. Home
  2. Fraunhofer-Gesellschaft
  3. Patente
  4. Chiptraegerverbund und Verfahren zum Herstellen eines Chiptraegerverbunds
 
  • Details
Options
Patent
Title

Chiptraegerverbund und Verfahren zum Herstellen eines Chiptraegerverbunds

Other Title
Compound chip carrier, as an image sensor for military night sights and the like, has a chip bonded to the substrate with contact surfaces and conductive zones through the substrate.
Abstract
Ein Chiptraegerverbund umfasst einen Halbleiterchip (1) mit einer ersten Chip-Hauptoberflaeche (2c) und einer zweiten Chip-Hauptoberflaeche (2d), wobei der Halbleiterchip (1) an der ersten Chip-Hauptoberflaeche (2c) einen ersten Kontaktbereich (4a) und einen zweiten Kontaktbereich (4b) aufweist, die ausgebildet sind, um eine in dem Halbleiterchip (1) ausgebildete Halbleiterschaltung zu kontaktieren. Ferner weist der Chiptraegerverbund ein mit dem Halbleiterchip (1) verbundenes Traegersubstrat (7) mit einer ersten Traegersubstrat-Hauptoberflaeche (7a) und einer zweiten Traegersubstrat-Hauptoberflaeche (7b) auf, wobei die erste Traegersubstrat-Hauptoberflaeche (7a) der ersten Chip-Hauptoberflaeche (2c) zugewandt ist, wobei das Traegersubstrat (7) einen elektrisch leitfaehigen ersten Durchkontaktierungsbereich (8a) und einen vom ersten Durchkontaktierungsbereich (8a) elektrisch isolierten zweiten elektrisch leitfaehigen Durchkontaktierungsbereich (8b) aufweist. Die beiden Durchkontaktierungsbereiche (8a, 8b) erstrecken sich von der ersten Traegersubstrat-Hauptoberflaeche (7a) zur zweiten Traegersubstrat-Hauptoberflaeche (7b). Ausserdem ist der erste Kontaktbereich (4a) mit dem ersten Durchkontaktierungsbereich (8a) elektrisch leitfaehig verbunden und der zweite Kontaktbereich (4b) mit dem zweiten Durchkontaktierungsbereich (8b) elektrisch leitfaehig verbunden. Hierdurch ist es moeglich, eine Erhoehung der Temperaturfestigkeit sowie der Vakuumtauglichkeit eines Halbleiterchips gegenueber einem ...

; 

DE1004055677 A UPAB: 20060623 NOVELTY - The compound chip carrier structure has a semiconductor chip (1) which has two surfaces (2c,2d) and two contact zones (2a,2b) at the first surface. The bonded carrier substrate (7) with two surfaces (7a,7b) and two electrically conductive contact zones (8a,8b) passing through the substrate, between its surfaces. USE - The compound chip structure is for opto-electronic image converters, especially for military applications in night sights or residual light amplification. ADVANTAGE - The structure gives an image sensor with high precision or a high frequency circuit with high sensitivity and temperature stability with vacuum suitability.
Inventor(s)
Reinert, W.
Link to:
Espacenet
Patent Number
102004055677
Publication Date
2006
Language
German
Fraunhofer-Institut für Siliziumtechnologie ISIT  
  • Cookie settings
  • Imprint
  • Privacy policy
  • Api
  • Contact
© 2024