Ein Charge-Sheet-Modell des Silicon-on-Insulator MOS-Transistors für die Schaltungssimulation

Der zunehmende Trend zu niedrigen Betriebsspannungen beim Entwurf mikroelektronischer Schaltungen und die steigenden Anforderungen an die Genauigkeit von Computermodellen für MOS-Transistoren in der Schaltungssimulation machen die Realisierung neuer Ansätze für die Modellentwicklung erforderlich. Im Bereich konventioneller Technologien hat sich die Charge-Sheet-Theorie als Grundlage solcher Modelle durchgesetzt. Für den Silicon-on-Insulator (SOI) MOS-Transistor konnte bislang kein im Rechenaufwand vergleichbarer Ansatz realisiert werden. Das Schlüsselproblem stellt hierbei die unumgängliche Berechnung der Oberflächenpotentiale im Transistor aus den gegebenen Klemmenspannungen dar. Bei dem in dieser Arbeit vorgestellten CAD-Modell des SOI-MOSFETs wird dieses Problem auf das vom konventionellen MOS-Transistor her bekannten Maß reduziert, indem die Charge-Sheet-Approximation zur Herleitung und Verifikation einer einfachen Bestimmungsgleichung für die Oberflächenpotentiale verwendet wird.