FPGAs. Ein Mythos? Teil 4: Möglichkeiten zur Verifikation einer Hochsprachenbeschreibung

Der vierte Teil dieser Artikelserie beschäftigt sich ausführlich mit den Möglichkeiten zur Verifikation einer Hochsprachenbeschreibung. Dazu werden unter anderem die funktionale Simulation, die Netzlistensimulation und die zugehörige Testmustergenerierung besprochen.