Im Rahmen eines Industrieprojekts wurde ein Sensor-Aktor-Timerbaustein (ASIC) mit analogen und digitalen Funktionen entworfen. Da eine wichtige Forderung darin bestand, den Schaltkreis mit einer möglichst geringen Leistung zu betreiben, konnte nur bei einigen digitalen Blöcken auf vorhandene Standardzellen zurückgegriffen werden. Die analogen Komponenten mußten bezüglich Rauschens, Verlustleistung und Störsicherheit optimiert und konnten deshalb nicht aus der Zellenbibliothek entnommen werden. Die Integration erfolgte auf einem selbstjustierenden n-Wannen 2.4 mu m CMOS-Prozeß mit zwei Lagen Polysilizium und zwei Metallisierungsebenen der Firma Mietec/Alcatel. Das Projekt hat gezeigt, daß es durchaus möglich ist, gemischt analog/digitale CMOS-ASICs mit angepaßtem Funktionsumfang und optimierten Leistungswerten (Rauschen, Leistungsverbrauch) zu entwerfen. Im Vordergrund der Entwicklung stand ein leistungs- und rauschoptimierter SignalverstSrker. Durch eine gemeinsame Spannungsversorgung der analogen und digitalen Komponenten mußten Entstörblöcke entwickelt werden, die die Auswirkungen der Schaltspitzen der digitalen Komponenten auf die analogen Verstärker durch mehrfache Signalabtastung umgehen.
