Ein Kommunikations-Chip für die parallele Signalverarbeitung

Hohe Kommunikationsbandbreiten in parallelen Systemen lassen sich nur durch den Einsatz integrierter Kommunikationsbausteine erzielen. In diesem Beitrag stellen wir ein anwendungsspezifisches Kommunikations-Chip vor, das in Verbindung mit einem Standard-DSP als Knotenelement für den Aufbau von parallelen Rechensystemen mit 2-D oder 3-D Gitterarchitekturen eingesetzt werden kann. Die hohe Kommunikationsbandbreite dieses Chips ergibt sich durch die Verwendung 8-Bit paralleler Kommunikationsschnittstellen, einen in Pipelinestruktur realisierten Paketvermittlungsalgorithmus sowie die strikte Trennung von Kommunikations- und Signalverarbeitungsaufgaben. Der Routingalgorithmus und die Architektur des Prozessors sind für Systeme optimiert, in denen vorwiegend Nachrichten mit kurzer Wortlänge zwischen den einzelnen Knoten des Netzwerkes ausgetauscht werden.