• English
  • Deutsch
  • Log In
    Password Login
    Research Outputs
    Fundings & Projects
    Researchers
    Institutes
    Statistics
Repository logo
Fraunhofer-Gesellschaft
  1. Home
  2. Fraunhofer-Gesellschaft
  3. Konferenzschrift
  4. Erfahrungen mit VHDL-AMS bei der Simulation heterogener Systeme
 
  • Details
  • Full
Options
2000
Conference Paper
Title

Erfahrungen mit VHDL-AMS bei der Simulation heterogener Systeme

Abstract
DL-AMS ist eine Hardwarebeschreibungssprache, mit der digitale, analoge und gemischt analog-digitale Systeme simulatorunabhängig modelliert werden können. Der Standardisierungsprozeß der IEEE hat in diesem Jahr einen vorläufigen Abschluß erreicht. Kommerzielle Simulatoren, die VHDL-AMS-Beschreibungen zum Ausgangspunkt haben, befinden sich in der Entwicklung und stehen teilweise für Untersuchungen zur Verfügung. Erfahrungen hinsichtlich der Einsatzmöglichkeiten von VHDL-AMS konnten bei der Modellierung heterogener Systeme gesammelt werden. Diese basieren im wesentlichen auf der Untersuchung von Modellierungsmöglichkeiten anhand typischer Beispiele aus der Telekommunikation und der Mikrosystemtechnik der Erstellung von VHDL-AMS-Modellen auf der Grundlage von MAST-Modellen. Im folgenden werden auf dieser Grundlage Hinweise zur Vorbereitung des Einsatzes und zur Nutzung von VHDL-AMS abgeleitet.
Author(s)
Haase, J.
Schwarz, P.
Trappe, P.
Vermeiren, W.
Mainwork
Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen. 3. ITG-GI-GMM-Workshop  
Conference
Workshop Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen 2000  
Language
German
Fraunhofer-Institut für Integrierte Schaltungen IIS  
Keyword(s)
  • VHDL-AMS

  • Beschreibungssprache

  • heterogenes System

  • simulation

  • Mikrosystemtechnik

  • Cookie settings
  • Imprint
  • Privacy policy
  • Api
  • Contact
© 2024