Vorrichtung zur Fehleremulation in digitalen Logikschaltungen

Bei einer Vorrichtung zur Fehleremulation in digitalen Logikschaltungen, die eine Mehrzahl interner Schaltungsknoten mit zugeordneten Netzregistern, in denen Schaltungszustaende der internen Schaltungsknoten, die von Eingangssignalen abhaengen, gespeichert sind, aufweisen, wobei jedem Nutzregister ein Schattenregister, ueber das der Schaltungszustand des Nutzregeisters ausgelesen werden kann, zugeordnet ist, ist einem oder mehreren der Nutzregister zusaetzlich ein Fehleraktivierungsregister zugeordnet. Das Fehleraktivierungsregister ist derart mit dem Nutzregister verschaltet, dass der Ausgang des Nutzregisters unabhaengig von dem an demselben anliegenden Eingangssignal auf einen Fehlerwert festlegbar ist.

FR 2800877 A UPAB: 20010719 NOVELTY - Circuit has a number of working registers (R1) associated with internal circuit nodes. These registers contain switching states of communication nodes dependent on input signals. Each working register has an associated image register (R2) enabling extraction of the switching state of the working register and a fault register (R3) connected so that the working register output is set to a fault value. DETAILED DESCRIPTION - The working register output is set to a fault value dependent on the fault register independent of an input signal applied to the working register. USE - Simulation of faults in digital logic circuits such as programmable logic circuits (PLDs). ADVANTAGE - The invention allows the faults in a logical circuit to be copied while at the same time allowing debugging of the circuit affected by the faults.