• English
  • Deutsch
  • Log In
    Password Login
    or
  • Research Outputs
  • Projects
  • Researchers
  • Institutes
  • Statistics
Repository logo
Fraunhofer-Gesellschaft
  1. Home
  2. Fraunhofer-Gesellschaft
  3. Patente
  4. Verfahren zum Vereinzeln eines Wafers
 
  • Details
Options
Title

Verfahren zum Vereinzeln eines Wafers

Date Issued
2003
Author(s)
Klumpp, A.
Hacker, E.
Feil, M.
Landesberger, C.
Patent No
1999-112540
Abstract
Bei einem Verfahren zum Vereinzeln eines Wafers, der eine Mehrzahl von einzelnen Schaltungsstrukturen aufweist, wird zunaechst ein Graben zwischen zumindest zwei Schaltungsstrukturen auf einer Seite des Wafers definiert. Anschliessend wird der Graben bis zu einer bestimmten Tiefe ausgefuehrt. Hierauf wird ein wieder loesbarer Zwischentraeger an der einen Seite des Wafers befestigt, um dann den Wafer von der anderen Seite aus trockenzuaetzen, so dass Schaltungschips erhalten werden, die nur noch ueber den Zwischentraeger miteinander verbunden sind. Anschliessend werden die Schaltungschips von dem Zwischentraeger entfernt. Durch dieses Verfahren werden mechanische Beeintraechtigungen beim Vereinzeln der Schaltungschips wesentlich reduziert, was zum einen die Herstellung von unter 50 _m dicken Schaltungschips ermoeglicht, und was zum anderen zu mechanisch im wesentlichen integren Schaltungschips fuehrt.
WO 200103180 A UPAB: 20010323 NOVELTY - Process for subdividing a wafer comprises forming a trench on one side of a wafer, fixing a detachable intermediate support, dry etching to form circuit chips, and removing the chips. DETAILED DESCRIPTION - Process for subdividing a wafer (10) having a number of circuit structures comprises: defining a trench (14) between at least two circuit structures on one side of the wafer; forming a trench up to a prescribed depth (d); fixing a detachable intermediate support (16a, 16b) consisting of a fixed intermediate support substrate and an adhesive medium on the side of the wafer; dry etching the wafer from the other side to form circuit chips (18, 20, 22, 24); and removing the chips from the support by reducing the adhesive strength of the adhesive medium. Preferred Features: The wafer is made of silicon (Si), gallium arsenide (GaAs) or another III-V semiconductor. USE - In the production of integrated circuits. ADVANTAGE - Mechanical damages that might occur when the circuit chips are detached are reduced.
Language
de
Institute
Fraunhofer-Institut für Zuverlässigkeit und Mikrointegration IZM
Link
http://worldwide.espacenet.com/publicationDetails/biblio?DB=worldwide.espacenet.com&locale=en_EP&FT=D&CC=DE&NR=19962763A
Patenprio
EP 1999-112540 A: 19990701
  • Cookie settings
  • Imprint
  • Privacy policy
  • Api
  • Send Feedback
© 2022