• English
  • Deutsch
  • Log In
    Password Login
    Research Outputs
    Fundings & Projects
    Researchers
    Institutes
    Statistics
Repository logo
Fraunhofer-Gesellschaft
  1. Home
  2. Fraunhofer-Gesellschaft
  3. Patente
  4. Verfahren zum Betreiben eines Logik- und Speicherelemente aufweisenden Bausteins
 
  • Details
Options
Patent
Title

Verfahren zum Betreiben eines Logik- und Speicherelemente aufweisenden Bausteins

Other Title
Method for operating a logic and memory element containing integrated circuit including normal and test operation using a self-test mode with time multiplexing of operating modes.
Abstract
Die Erfindung betrifft ein Verfahren zum Betreiben eines Logik- und Speicherelemente aufweisenden Bausteins oder einer Logik- und Speicherelemente aufweisenden Baugruppe, wobei die Ausfuehrung ein- oder mehrkanalig erfolgen kann. Der Baustein bzw. die Baugruppe ist in verschiedenen Betriebsarten betreibbar, von denen eine der Normalbetrieb und eine weitere ein Online-Selbsttestbetrieb ist. Die verschiedenen Betriebsarten werden im Zeitmultiplex wiederholt durchgefuehrt. Im Online-Selbsttestbetrieb wird eine Veraenderung der Ausgangszustaende der Testgruppen und damit des gesamten Bausteins bzw. der gesamten Baugruppe verhindert. Dadurch ist ein Dauerbetrieb moeglich. Die durch den Selbsttest-Betrieb veraenderten internen Zustaende von Testgruppen werden am Ende der Testphase aus zwischengespeicherten Zustaenden wiederhergestellt.

; 

EP 1178321 A UPAB: 20020626 NOVELTY - Method in which a component or component group can be operated in different modes including normal mode and online self-test mode. The operating time of the component or group is divided into time slots, so that operating modes can be time multiplexed. From logic and memory elements of the component test groups are formed and when a self test is completed normal operating states are reset from values stored in an intermediate memory. DETAILED DESCRIPTION - An INDEPENDENT CLAIM is made for a component or component group comprising a multitude of memory and logic elements using a test logic with at the end of testing internal states reset from an intermediate memory. USE - Method for operating a logic and memory component with continuous operating during testing possible. ADVANTAGE - Test operation of ASICs is improved.
Inventor(s)
Krueger, R.
Merchant, K.
Mayer, F.
Link to Espacenet
http://worldwide.espacenet.com/publicationDetails/biblio?DB=worldwide.espacenet.com&locale=en_EP&FT=D&CC=DE&NR=10037992A
Patent Number
2000-10037992
Publication Date
2004
Language
German
Fraunhofer-Institut für Integrierte Schaltungen IIS  
  • Cookie settings
  • Imprint
  • Privacy policy
  • Api
  • Contact
© 2024