Untersuchung von heuristischen Optimierungsverfahren zur hierarchischen Platzierung von Standardzellen in 3D-Aufbauten

Das Ziel der Diplomarbeit ist es, eine hierarchische Methodik f ur die Erstellung eines 3D-Aufbaus eines Chips zu entwickeln. Dabei sollen insbesondere die heuristischen Optimierungsverfahren Simulated Annealing, Threshold Accepting und Sintutalgorithmus bezüglich ihrer Eignung miteinander verglichen werden. Die hierarchische Herangehensweise wird durch eine Partitionierung des Schaltkreises mit dem Verfahren hMETIS in größere, zu platzierende Superzellen realisiert. Die Platzierung erfolgt mit der Datenstruktur Sequenz-Paar angewendet auf mehreren Ebenen und den bereits genannten heuristischen Optimierungsverfahren.