Gezielte Alterungssimulation von Hochvolt-Transistoren

Um ein Schaltungsverhalten auf Jahre genau zu prognostizieren, haben Wissenschaftler des Fraunhofer IIS/EAS mathematische Alterungsmodelle für EDA-Umgebungen entwickelt. Die Modelle erweitern den Stand der Technik und werden in gängigen Entwurfsumgebungen bereitgestellt.