Konzeption und Implementierung von IP-Cores zur Unterstützung der Echtzeitfähigkeit von Gigabit-Ethernet

Die Diplomarbeit beschäftigt sich mit dem Entwurf zweier IP-Cores zur Unterstützung der Echtzeitfähigkeit von Gigabit-Ethernet. Die zwei IP-Cores stellen eine Priorisierung von Datenströmen innerhalb von Ethernet sowie eine hochpräzise Zeitstempeleinheit, zur Unterstützung von PTP (IEEE.1588-2008), zur Verfügung. Es werden zunächst die theoretischen Grundlagen der verwendeten Protkolle erläutert. Ebenso wird das als SOPC realisierte Demosystem vorgestellt. Im Anschluss wird der Aufbau der entworfenen Komponenten sowie deren Integration in das Demosystem erklärt. Abschließend wird auf die durchgeführte Verifikation und Tests näher eingegangen. Das Ergebnis ist eine Testsystem mit Hardwareunterstützung für QoS und PTP auf Basis eines FPGAs. In dem Demosystem sind zusätzlich dedizierte UDP-Paketgeneratoren eingebunden.