• English
  • Deutsch
  • Log In
    Password Login
    Research Outputs
    Fundings & Projects
    Researchers
    Institutes
    Statistics
Repository logo
Fraunhofer-Gesellschaft
  1. Home
  2. Fraunhofer-Gesellschaft
  3. Konferenzschrift
  4. TAPEOUT-IN-TIME GEHT NICHT? DOCH! IIP Generatoren für Design und Reuse von Analogen ICs
 
  • Details
  • Full
Options
2020
Poster
Title

TAPEOUT-IN-TIME GEHT NICHT? DOCH! IIP Generatoren für Design und Reuse von Analogen ICs

Title Supplement
Poster präsentiert bei Science Meets Industry, 04. März 2020, Freiberg
Abstract
Anders als im Digitalen, werden analoge und gemischt analog/digitale Komponenten integrierter Mixed-Signal-Systeme meist noch immer manuell entworfen. Mit der steigenden Miniaturisierung wird diese Aufgabe noch komplexer und fehleranfälliger. Daraus folgen hohe Mitarbeiterauslastung, lange Entwicklungszyklen und hohe Kosten. Intelligent IP (IIP)-Generatoren versprechen eine deutliche Verbesserung im Entwurf durch die automatische Generierung analoger Grundblöcke. Damit wird der Analogentwurf beschleunigt und Fehlerquellen werden systematisch beseitigt.
Author(s)
Prautsch, Benjamin  orcid-logo
Fraunhofer-Institut für Integrierte Schaltungen IIS  
Conference
Veranstaltung "Science Meets Industry" 2020  
File(s)
Download (327.71 KB)
Rights
Use according to copyright law
DOI
10.24406/publica-fhg-408208
Language
German
Fraunhofer-Institut für Integrierte Schaltungen IIS  
Keyword(s)
  • IntelligentIP

  • Cookie settings
  • Imprint
  • Privacy policy
  • Api
  • Contact
© 2024