Eine vollparallele CORDIC Gleitkomma Pipeline Architektur

In dem Forschungsvorhaben werden Architekturen für Prozessoren entwickelt, die das CORDIC Verfahren als Hardwarealgorithmus abbilden. Als konsequente Weiterentwicklung des von uns realisierten rekursiven CORDIC Konzepts im Hinblick auf eine höhere Datendurchsatzrate und ein erweitertes Anwendungsspektrum in der digitalen Signalverarbeitung wird eine vollparallele, durch einen Modulgenerator parametrisierbare, 24 Bit CORDIC Gleitkomma Pipelinearchitektur vorgestellt. Die für eine wirtschaftliche VLSI Integration nötigen Designentscheidungen, die auch das Verhalten des Algorithmus beeinflussen, werden diskutiert. Anschließend wird ein neues Verfahren gezeigt, das die Anzahl der Iterationen und damit die Latenzzeit des CORDIC Algorithmus reduziert.