Simulation von Mixed-Signal-Systemen in Standard-VHDL

Dieser Beitrag beschreibt eine Möglichkeit der Simulation analoger Netzwerke und digitaler Komponenten mit der Hardwarebeschreibungssprache VHDL. Das Verfahren verzichtet auf eine Kopplung mit einem zusätzlichen Analogsimulator und ermöglicht die Simulation nichtlinearer Schaltungen. Durch die Beschreibung der Analogsimulation ausschließlich mit VHDL-Standardsprachelementen ist eine Portierung auf beliebige VHDL-Simulatoren möglich.