Intelligent IP - Automated Design of Analog Integrated Circuits

Das Poster präsentiert erste Ergebnisse von Partner Fraunhofer IIS/EAS im Projekt HoLoDEC. Neben einer kurzen Darstellung der geplanten Beiträge sowie des Kooperations-Schemas, sind einige Details zu ersten Ergebnissen der weiter erforschten Entwurfsautomatisierung analoger integrierter Schaltungen aufgeführt. Konkret wird der Generator-basierte Entwurf thematisiert und dabei insbesondere darauf eingegangen, wie der damit häufig verbundene Initialaufwand deutlich gesenkt werden kann. Im Ergebnis lassen sich hierarchische Schaltungen mit einem einfachen Layout-Schema (Template) pragmatisch und nutzerfreundlich automatisieren und somit auch deutlich schneller auf andere Applikationen portieren (IP-Migration).