• English
  • Deutsch
  • Log In
    Password Login
    Research Outputs
    Fundings & Projects
    Researchers
    Institutes
    Statistics
Repository logo
Fraunhofer-Gesellschaft
  1. Home
  2. Fraunhofer-Gesellschaft
  3. Artikel
  4. Sprachkurs gefällig? Die VHDL-Ecke - für den täglichen Gebrauch
 
  • Details
  • Full
Options
1996
Journal Article
Title

Sprachkurs gefällig? Die VHDL-Ecke - für den täglichen Gebrauch

Abstract
Schaltungsentwicklung mit VHDL ist sicher nicht die Lösung aller Probleme, aber sinnvoll genutzt bieten sich Möglichkeiten im Design, die man schon besser heute nutzen sollte, um effizienter als bisher zu arbeiten. Mit dieser Ausgabe startet die ELEKTRONIK unter dem Stichwort "VHDL-Ecke" eine Folge von Beiträgen. Ziel ist die Zusammenführung von klassischen Designverfahren mit Schema-Erfassung und dem Design mit Hardware-Beschreibungssprachen (HDL) und Logiksynthese.
Author(s)
Schuhmann, N.
Journal
Elektronik  
Language
German
IIS-A  
Keyword(s)
  • hardware description language

  • Hardwarebeschreibungssprache

  • logic synthesis

  • Logiksynthese

  • VHDL

  • Cookie settings
  • Imprint
  • Privacy policy
  • Api
  • Contact
© 2024