Retargierbarer Entwurfsablauf für dynamisch rekonfigurierbare Hardware

Ein retargierbarer Entwurfsablauf für dynamisch rekonfigurierbare Hardware wird durch die Einführung eines Bibliothekskonzeptes erreicht, in dem architekturspezifische und -unabhängige Elemente voneinander gekapselt und kombiniert zur Verfügung gestellt werden. Die Bibliothek wurde um ein Modul zur effektiven Kommunikation zwischen rekonfigurierbaren HW-Tasks erweitert. Es wurde ein Generatorwerkzeug entwickelt, welches die für den Entwurfsablauf notwendige Designumgebung (Top-Level Design) und die Einstellungen zur Plazierung und Verdrahtung (UCF, User Constraint File) mittels architekturspezifischer, anpassbarer Templates erzeugt. Die entwickelte Entwurfsmethodik wurde anhand einer Beispielapplikation unter Anwendung der HLS, einem Reed-Solomon Coder, evaluiert.