• English
  • Deutsch
  • Log In
    Password Login
    Research Outputs
    Fundings & Projects
    Researchers
    Institutes
    Statistics
Repository logo
Fraunhofer-Gesellschaft
  1. Home
  2. Fraunhofer-Gesellschaft
  3. Artikel
  4. 16 x 16 bit parallel multiplier based on 6K gate array with 0.3 mym AlGaAs/GaAs quantum well transistors
 
  • Details
  • Full
Options
1992
Journal Article
Title

16 x 16 bit parallel multiplier based on 6K gate array with 0.3 mym AlGaAs/GaAs quantum well transistors

Author(s)
Thiede, A.
Berroth, M.
Hurm, V.
Fraunhofer-Institut für Angewandte Festkörperphysik IAF  
Nowotny, U.
Seibel, J.
Gotzeina, W.
Sedler, M.
Fraunhofer-Institut für Angewandte Festkörperphysik IAF  
Raynor, B.
Köhler, Klaus  
Fraunhofer-Institut für Angewandte Festkörperphysik IAF  
Hofmann, P.
Hülsmann, A.
Kaufel, G.
Schneider, J.
Journal
Electronics Letters  
DOI
10.1049/el:19920639
Language
English
Fraunhofer-Institut für Angewandte Festkörperphysik IAF  
Keyword(s)
  • ASIC

  • E/D-DCFL

  • gate array

  • HEMT

  • high-speed electronic

  • Hochgeschwindigkeitselektronik

  • parallel multiplier

  • Parallelmultiplizierer

  • Cookie settings
  • Imprint
  • Privacy policy
  • Api
  • Contact
© 2024