English
Deutsch
Log In
Log in with Fraunhofer Smartcard
Password Login
Research Outputs
Fundings & Projects
Researchers
Institutes
Statistics
Fraunhofer-Gesellschaft
Home
Fraunhofer-Gesellschaft
Abschlussarbeit
Entwicklung und Verifikation eines VHDL-Modells für den Signalprozessor TMS320C50
Details
Full
Export
Statistics
Options
Show all metadata (technical view)
1995
Diploma Thesis
Title
Entwicklung und Verifikation eines VHDL-Modells für den Signalprozessor TMS320C50
Thesis Note
Dresden, TU, Dipl.-Arb., 1995
Author(s)
Grätz, H.
Language
German
IMS2
Keyword(s)
Signalprozessor
VHDL