• English
  • Deutsch
  • Log In
    Password Login
    Statistics
Repository logo
Fraunhofer-Gesellschaft
  1. Home
  2. Fraunhofer-Gesellschaft
  3. Konferenzschrift
  4. Beschleunigung der Logiksimulation mit Low-Cost-Emulatoren
 
  • Details
  • Full
Options
1997
Conference Paper
Title

Beschleunigung der Logiksimulation mit Low-Cost-Emulatoren

Abstract
Beim Entwurf elektronischer Systeme spielt Simulation eine wichtige Rolle. Mit zunehmender Schaltungsgröße steigt die benötigte Rechenzeit so stark an, daß die Leistungsfähigkeit von Workstations and PC nicht ausreicht. Es wird ein Weg vorgestellt, der auf der Beschleunigung der Logiksimulation durch den Einsatz von sehr preiswerten programmierbaren Logikbausteinen (FPGA) geruht. Eine Gesamtsystemsimulation wird durch Kopplung eines Logik- oder VHDL-Simulators mit einem FPGA-Board erreicht.
Author(s)
Schwarz, P.
Haufe, J.
Große, J.
Mainwork
Simulationstechnik. 11. Symposium. Tagungsband  
Conference
Symposium Simulationstechnik 1997  
Language
German
IIS-A  
Keyword(s)
  • VHDL

  • Simulation

  • Emulation

  • FPGA

  • Cookie settings
  • Imprint
  • Privacy policy
  • Api
  • Contact
© 2024