• English
  • Deutsch
  • Log In
    Password Login
    Research Outputs
    Fundings & Projects
    Researchers
    Institutes
    Statistics
Repository logo
Fraunhofer-Gesellschaft
  1. Home
  2. Fraunhofer-Gesellschaft
  3. Artikel
  4. Eine Billion Operationen/s
 
  • Details
  • Full
Options
1993
Journal Article
Title

Eine Billion Operationen/s

Title Supplement
Supercomputer
Other Title
One billion (10(exp 12)) operations per second. Supercomputer
Abstract
Über die Ergebnisse der vom Bundesministerium für Forschung und Technologie geförderten Forschung im Rahmen des MANNA-Supercomputer-Pilotprojekts wird berichtet. Das Projekt wird im GMD-Forschungsinstitut für Rechnerarchitektur und Softwaretechnik durchgeführt und erbrachte bereits Richtungsweisendes auf dem Gebiet der konfigurierbaren, massiv-parallelen Höchstleistungsrechnern. Die neuartige Rechnerarchitektur reicht vom Super-Arbeitsplatzrechner mit über einer Milliarde Operationen pro Sekunde bis zum massiv-parallelen Supercomputer mit 1 TeraFLOPS oder 10(exp 12) Operationen pro Sekunde. Die dafür nötigen neuen Rechnerarchitekturen werden beschrieben. Bisher ist allerdings die Programmierung durch den normalen Benutzer nicht möglich, da sie zu komplex ist. Die Entwicklung neuer Programmiermodelle ist daher vordringlichstes Forschungsthema. Ziel ist, daß sich der Supercomputer für den Anwender wie ein monolithischer Einzelrechner verhält. Über den Stand der Arbeiten auf dem Gebiet der Hardware und überblicksartig auch auf dem Gebiet der Software wird berichtet. Da es sich bei der neuen Architektur um eine Großzahl miteinander kooperierender Knotenrechner handelt (bis etwa 2400), ist den Kopplungsproblemen über das Verbindungsnetzwerk breiter Raum gegeben. Dem System liegt der superskalar-pipelined Intel 32/64-Bit-Prozessor i860XP zugrunde. VME-Anschlüsse sorgen für die Verbindung zur Außenwelt. Übergeordnetes Ziel des beschriebenen Forschungsprojekts ist es, die Parallelrechnerentwicklung mit neuen Ideen zu befruchten und dabei auch den Nachweis über Realisierbarkeit und Leistungsfähigkeit zu führen. Der vorliegende Artikel ist schwerpunktmäßig ein Bericht über den Hardwareteil des Projekts. Weitere Informationen lassen sich bei dem Forschungsinstitut GMD-First anfordern.
Author(s)
Giloi, W.K.
Marquez, A.
Montenegro, S.
Pletner, S.
Journal
Design und Elektronik  
Language
German
GMD  
  • Cookie settings
  • Imprint
  • Privacy policy
  • Api
  • Contact
© 2024