• English
  • Deutsch
  • Log In
    Password Login
    or
  • Research Outputs
  • Projects
  • Researchers
  • Institutes
  • Statistics
Repository logo
Fraunhofer-Gesellschaft
  1. Home
  2. Fraunhofer-Gesellschaft
  3. Konferenzschrift
  4. Zuverlässigkeit von Aufbauten mit in die Leiterplatte integrierten Bauelementen
 
  • Details
  • Full
Options
2008
Conference Paper
Titel

Zuverlässigkeit von Aufbauten mit in die Leiterplatte integrierten Bauelementen

Abstract
Hohe Packungsdichten in elektronischen Aufbauten bei höchster mechanischer Präzision sind ein Weg, die Forderung nach preiswerten Fahrerassistenzsystemen in der Automobiltechnik umzusetzen. Eine der wichtigsten Herausforderungen hierbei ist, die elektrische, thermische und thermomechanische Zuverlässigkeit zu sichern. Dies sollte bereits von den ersten Designentwürfen an berücksichtigt werden. -- Aufbauend auf den Erfahrungen, die die Autoren im europäischen Forschungsprojekt "Hiding Dies" gewinnen konnten, wird von ihnen die Entwicklung eines kostenoptimierten Radarsensors für aktive Fahrerassistenzsysteme im BMBF-Projekt KRAFAS unter diesem Gesichtspunkt unterstützt. -- Im Beitrag wird dargelegt, wie die unterschiedlichsten Aufbauideen von Beginn an auf ihre thermische und thermomechanische Eignung bewertet wurden. Am Micro Materials Center Berlin/Chemnitz des Fraunhofer-IZM wird hierbei der Weg verfolgt, eine numerische Vorab- Optimierung mit FEM und microDAC-Verformungsmessungen an geeigneten Teststrukturen oder ersten Baumustern zu verbinden und daraus Zuverlässigkeitsaussagen abzuleiten. Ergebnisse aus FEA können nur so zuverlässig sein wie deren Eingangsinformationen. Dazu gehören neben der Grundgeometrie Materialdaten und realistische Belastungsfälle. Materialparameter aus Datenblättern oder der Fachliteratur werden durch eigene Messungen so genau wie nötig ergänzt. Einflüsse aus Schichtdicke, Temperatur, Zeit, Feuchte usw. werden dabei einbezogen. An einem Beispiel wird gezeigt, dass vereinfachte Lastbedingungen (etwa Temperaturwechsel, beginnend aus einem spannungsfrei angenommenen Zustand) und die Einbeziehung des Herstellungsprozesses an so wichtigen Details wie den Kontakten auf dem Chip zu falschen Belastungsaussagen führen können. -- Deformationsanalysen mit microDAC sind das Messverfahren der Wahl, um die Verformungen an den Interconnects im Schnitt zu ermitteln und zu bewerten. Hierfür wurde eine spezielle Präparationstechnik angewandt, die ohne Einbetten auskommt. Die Kombination beider Herangehensweisen ermöglicht dann die Ableitung von Zuverlässigkeitsaussagen. Die Autoren stellen ihre Herangehensweise vor und legen den Zusammenhang zu den Projektzielen dar, die wirtschaftliche Effekte wie die Verkürzung der Entwicklungszeiten, die Kostensenkung und vor allem eine hohe Zuverlässigkeit im Betrieb einschließen.
Author(s)
Sommer, J.-P.
Michel, B.
Noack, E.
Seiler, B.
Becker, K.-F.
Neumann, A.
Hauptwerk
Elektronische Baugruppen und Leiterplatten, EBL 2008. CD-ROM
Konferenz
Fachtagung Elektronische Baugruppen und Leiterplatten (EBL) 2008
Thumbnail Image
Language
German
google-scholar
Fraunhofer-Institut für Zuverlässigkeit und Mikrointegration IZM
  • Cookie settings
  • Imprint
  • Privacy policy
  • Api
  • Send Feedback
© 2022