Verbundprojekt: Efficient Silicon Multi-Chip System-in-Package Integration (ESiP) - Teilvorhaben: Zuverlässigkeitsanalyse, Verfahren und Test für SIP