• English
  • Deutsch
  • Log In
    Password Login
    Research Outputs
    Fundings & Projects
    Researchers
    Institutes
    Statistics
Repository logo
Fraunhofer-Gesellschaft
  1. Home
  2. Fraunhofer-Gesellschaft
  3. Patente
  4. Verfahren zur Prüfung der Anfälligkeit für potentialinduzierte Degradation bei Komponenten von Solarmodulen
 
  • Details
Options
Patent
Title

Verfahren zur Prüfung der Anfälligkeit für potentialinduzierte Degradation bei Komponenten von Solarmodulen

Other Title
Method for testing susceptibility to potential-induced degradation of components of solar modules, involves measuring potential-induced degradation of determined semiconductor body at end or after end of test period
Abstract
Die vorliegende Erfindung betrifft ein Verfahren und eine Vorrichtung zur Prüfung der Anfälligkeit für potentialinduzierte Degradation (PID) bei Komponenten von Solarmodulen. Bei dem Verfahren wird zumindest der Halbleiterkörper der Solarzelle mit der darauf aufgebrachten dielektrischen Schicht auf eine plane Metallauflage aufgelegt. Auf die dielektrische Schicht werden eine Polymerfolie sowie gegebenenfalls eine optisch transparente Deckplatte aufgelegt. Ein Stempel mit einer planen metallischen Kontaktfläche wird auf diesen Schichtstapel aufgedrückt. Der Schichtstapel wird auf eine Prüfungstemperatur gebracht und über einen Prüfungszeitraum zwischen der planen metallischen Kontaktfläche und der Metallauflage eine elektrische Spannung angelegt. Der Ionenstrom, der ein Maß für die PID-Anfälligkeit der Materialien ist, kann während des Prüfungszeitraums gemessen werden. Am Ende oder nach Ablauf des Prüfungszeitraums wird schließlich die potentialinduzierte Degradation der Solarzelle bzw. des Halbleiterkörpers bestimmt. Mit dem Verfahren und der zugehörigen Vorrichtung lassen sich Komponenten von Solarmodulen auf einfache und kostengünstige Weise hinsichtlich der Anfälligkeit für PID prüfen.

; 

The method involves applying and pressing a polymer film (16) on a semiconductor body (15) with a dielectric layer using a punch (7) with a metallic contact surface to form a stack of layers. The layer stack is brought to a test temperature and held for a test period at the test temperature. Electrical voltage is applied between the surface of the punch and a metal support (3) over the test period in a continuous or repeated manner. Potential-induced degradation of the determined semiconductor body with the dielectric layer is measured at the end or after the end of test period. An independent claim is also included for a device for testing susceptibility to potential-induced degradation of components of solar modules.
Inventor(s)
Naumann, Volker  
Lausch, Dominik  
Hagendorf, Christian  
Bagdahn, Jörg  
Link to:
Espacenet
Patent Number
102012022825
Publication Date
2014
Language
German
IWM-H  
  • Cookie settings
  • Imprint
  • Privacy policy
  • Api
  • Contact
© 2024