• English
  • Deutsch
  • Log In
    Password Login
    Research Outputs
    Fundings & Projects
    Researchers
    Institutes
    Statistics
Repository logo
Fraunhofer-Gesellschaft
  1. Home
  2. Fraunhofer-Gesellschaft
  3. Patente
  4. Schaltungsanordnung und ein Verfahren zum Verkapseln derselben
 
  • Details
Options
Patent
Title

Schaltungsanordnung und ein Verfahren zum Verkapseln derselben

Other Title
Circuit arrangement for protecting semiconductor chips and arranging bonding wires, particularly for encapsulation, has glass solder grouting material arranged at semiconductor component with hermetically surrounded bonding wire
Abstract
(A1) Eine Schaltungsanordnung weist ein Substrat (110) mit einem Anschlussbereich (115), ein Halbleiterbauelement (120) mit einem Kontaktanschluss (125), einen Bonddraht (130), der den Anschlussbereich (115) mit dem Kontaktanschluss (125) verbindet, und ein Glaslot-Vergussmaterial (140) auf. Das Glaslot-Vergussmaterial (140) ist an dem Halbleiterbauelement (120) mit dem Bonddraht (130) angeordnet, so dass zumindest der Bonddraht (130) hermetisch umgeben ist. Das Substrat (110) weist ein Substratmaterial mit einem ersten thermischen Ausdehnungskoeffizienten, das Halbleiterbauelement (120) ein Bauelementmaterial mit einem zweiten thermischen Ausdehnungskoeffizienten und der Bonddraht (130) ein Bonddrahtmaterial mit einem dritten thermischen Ausdehnungskoeffizienten auf. Das Glaslot-Vergussmaterial (140) weist einen thermischen Ausdehnungskoeffizienten auf, der auf einen vordefinierten Wert hinsichtlich des zweiten und dritten thermischen Ausdehnungskoeffizienten eingestellt ist.

; 

DE 102007041229 A1 UPAB: 20090401 NOVELTY - The circuit arrangement has a substrate (110) with a connecting area (115). A semiconductor component (120) with a contact link (125) has a component material with a thermal coefficient of expansion. A bonding wire (130), which connects the connecting area with the link, has a bonding material with another thermal coefficient. A glass solder grouting material (140) is arranged at the component with the wire, which is hermetically surrounded. The grouting material has a thermal coefficient of expansion, which is adjusted at a pre-defined value with respect to the two thermal coefficient. DETAILED DESCRIPTION - An INDEPENDENT CLAIM is included for a method for producing a vitreous bonding wire connection. USE - Circuit arrangement for protecting semiconductor chips and arranging bond wires, particularly for encapsulation. ADVANTAGE - The glass solder grouting material is arranged at the semiconductor component with the bonding wire, which is hermetically surrounded, and hence ensures a thermally stable encapsulation between the component and a substrate and enables economical and simple protection.
Inventor(s)
Klieber, Robert
Schelle, Burkhard
Link to:
Espacenet
Patent Number
102007041229
Publication Date
2007
Language
German
Fraunhofer-Institut für Mikroelektronische Schaltungen und Systeme IMS  
  • Cookie settings
  • Imprint
  • Privacy policy
  • Api
  • Contact
© 2024