Schröder, M.M.SchröderRichter, C.C.RichterMüller, D.D.MüllerKrebs, T.T.Krebs2022-03-102022-03-102008https://publica.fraunhofer.de/handle/publica/360895Das Forschungsprojekt VerSiPlektor verfolgt als Ziel die vertikale Integration elektronischer Komponenten in einem Package (System-in-Package, SiP) als eine der zukunftsträchtigsten Entwicklungen in der modernen Mikroelektronik. Hierbei werden im Forschungsprojekt (Bundesministerium für Bildung und Forschung) aufwändige manuelle Arbeitsschritte im derzeitigen Entwurf von SiPs (Platzierung und Technologieauswahl) eliminiert und ein hoher Automatisierungsgrad des Entwurfs erreicht. Dazu werden die notwendigen methodischen Grundlagen für einen algorithmus-basierten und technologiegerechten Entwurf vertikal integrierter Systeme mit Einbindung in die bestehenden CAD-Werkzeuge geschaffen. Das Forschungsteam besteht aus der Gruppe Hardware und der Gruppe Software. Beide Gruppen erforschen fortgeschrittene Aufbau- und Verbindungstechnologien zur Miniaturisierung unter Einbeziehung einer computergestützten Optimierung der geometrischen Anordnung von Komponenten. Anhand einer konkreten Sensor- und Aufzeichnungsschaltung werden technologische Machbarkeitsstudien zur Fertigung von miniaturisierten SiPs basierend auf verschiedenen Technologien (Starr-Flex, Bump Interconnect und Stecker) erstellt und aus den Erkenntnissen Modelle abgeleitet. Nach den erhaltenen Designregeln wird die elektrische Schaltung in verschiedene Module aufgeteilt, die später auf Ober- und Unterseite einer Ebene im SiP platziert werden.de003006519621conference paper