Altmann, S.S.AltmannHachmann, U.U.Hachmann2022-03-102022-03-102006https://publica.fraunhofer.de/handle/publica/351030Am Beispiel eines voll programmierbaren Multi-Band-Prozessors wird eine Verifikationsstrategie vorgestellt, die funktionale und formale Verifikationsmethoden einschließt. Der Designflow basiert auf einem Referenzsimulator, der Mentor Graphics Software HDL-Designer und ModelSim und Werkzeugen für die formale Verifikation. ModelSim wurde mit einem leistungsfähigen AddOn-Tool zum Stimulieren, Evaluieren und Tracen von Signalen erweitert, das den Aufbau von hierarchischen Testbenches und die Wiederverwendung von Testpattern erleichtert. Über Tcl-Oberflächen werden automatische Regressionstests gesteuert.de621004conference paper