Under CopyrightHopsch, FabianFabianHopschStraube, BerndBerndStraubeVermeiren, WolfgangWolfgangVermeirenVierhaus, Heinrich TheodorHeinrich TheodorVierhaus2022-03-1110.5.20122012https://publica.fraunhofer.de/handle/publica/37571510.24406/publica-fhg-375715In nanoelektronischen Technologien ist es schwierig, Tests mit einer guten Defekterkennung zu erstellen. In dieser Arbeit wird die elektrische Fehlersimulation genutzt, um Testsätze für digitale Standardzellen zu entwickeln. Dieser Ansatz bietet gegenüber der automatischen Testmustergenerierung (engl. ATPG) den Vorteil, dass Auswirkungen von Defekten adäquat auf der elektrischen Ebene modelliert werden können. Die abgeleiteten Testsätze für die Zellen werden für die Testmustergenerierung von Benchmarkschaltungen verwendet. Die Ergebnisse zeigen, dass die Fehlerüberdeckung gegenüber einer Standard-ATPG gesteigert werden kann, allerdings ist der dafür notwendige Aufwand nicht unerheblich.de621004conference paper