Grätz, H.H.GrätzFischer, W.-J.W.-J.Fischer2022-03-092022-03-091998https://publica.fraunhofer.de/handle/publica/331135In diesem Beitrag wird eine Mikrocontrollerarchitektur vorgestellt, die zur Adressierung des Programmspeichers den Graycode benutzt. Durch diese Maßnahme läßt sich die Schalthäufigkeit des Programmspeicheradressbusses und damit die Leistungsaufnahme des Gesamtsystems reduzieren. Diese Architektur wird mit der funktional gleichen Architektur mit Binärcodeadressierung verglichen und untersucht. Über die Realisierung in einem FPGA erfolgte eine Reihe von Messungen der Leistungsaufnahme beider Archtekturen mit unterschiedlichen Softwareroutinen.deFPGAGraycodeLeistungsanalyseMikrocontrollerVHDL621conference paper