Hauer, H.H.HauerMödl, S.S.Mödl2022-03-092022-03-091998https://publica.fraunhofer.de/handle/publica/331189Ein 5 Bit 150 MS/s, CMOS Parallel ADI mit einer Verlustleistung von nur 85 mW (88 MS/s) mit einstellbarer Referenz wird vorgestellt. Durch Maßnahmen zur Verlustleistungsminimierung wird dieser niedrige Wert möglich. Der ADU erreicht eine ENOB von mehr als 4 bit bei 44 MHz Eingangssignal. Messungen bestätigen hervorragende statische und dynamische Eigenschaften mit sehr niedriger Verlustleistung und einer geringen Fläche von nur 0,9 mm2.deCMOS-IntegrationSigma-Delta-ADCSigma-Delta-ADUSigma-Delta-Analog-Digital-UmsetzerSigma Delta Analog to Digital Convertersystem comparisonSystemvergleich006621conference paper