Digital signal processing for coherent UDWDM passive optical networks

In diesem Beitrag diskutieren wir Optionen für die digitale Signalverarbeitung in kohärenten UDWDM passiven optischen Netzen. Insbesondere wird der gemeinsame Empfang mehrerer 2_488 Gb/s PDM-DQPSK Upstream-Signale durch das OLT thematisiert. Aufgrund der Preissensibilität von Zugangsnetzen ist der gemeinsame Heterodyn-Empfang der Upstream-Signale in der OLT eine attraktive Lösung_um den Hardwareaufwand zu reduzieren. Die größte Herausforderung für die digitale Signalverarbeitung ist die gleichzeitige digitale Kanaltrennung und Abwärtsmischung potentiell hunderter Kanäle. Da jedes Signal von einer unabhängigen Quelle stammt_weisen die Kanäle unterschiedliche Taktphasen und -frequenzablagen auf_und werden von starkem Phasenrauschen aufgrund der Nutzung verstimmbarer Lasern gestört. Diese Effekte müssen berücksichtigt und durch die digitale Signalverarbeitung kompensiert werden. Wir diskutieren Algorithmen für die erforderliche Kompensation und Strategien für die Echtzeit-Implementierung dieser Algorithmen auf einer FPGA Plattform.

In this contribution, we discuss digital signal processing (DSP) options for coherent ultra-dense wavelength-division multiplexing (UDWDM) passive optical networks (PON). In particular, we focus on the joint reception of several 2.488 Gb/s polarization-division multiplexed differential quadrature phase-shift keying (PDM-DQPSK) upstream signals by the optical line terminal (OLT). Due to the cost-sensitivity in access networks, joint heterodyne detection of multiple upstream channels in the OLT is an attractive solution to reduce the required hardware effort. The main challenge from a DSP perspective is the digital separation and down-conversion of potentially hundreds of channels simultaneously. Since each upstream signal originates from an independent source, the channels are also affected by different clock phase and -frequency offsets, as well as by strong phase noise from the use of tunable lasers. These effects need to be considered and compensated for by the DSP. We discuss algorithms which perform the required compensation and present strategies for real-time implementation of these algorithms on an FPGA platform.