Now showing 1 - 10 of 13
No Thumbnail Available
Patent

Folienkondensator mit integriertem Wärmeableitelement und Verfahren für dessen Herstellung

2023-07-27 , Hoene, Eckart , Seidenstücker, Dominik , Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V.

Es wird ein Folienkondensator (10) vorgeschlagen, der wenigstens ein erstes Kondensatormodul (2) und ein zweites Kondensatormodul (2), die jeweils eine alternierende Abfolge von dielektrischen Kunststoffschichten (3) und elektrisch leitfähigen Metallschichten (4) umfassen und wenigstens einen ersten nach außen geführten elektrischen Anschluss (6) und wenigstens einen zweiten nach außen geführten elektrischen Anschluss (6), wobei jeder der Anschlüsse (6) mit dem ersten und mit dem zweiten Kondensatormodul (2) elektrisch leitend verbunden ist, aufweist. Weiterhin umfasst der Folienkondensator wenigstens ein erstes Wärmeableitelement (12), das zwischen dem ersten und zweiten Kondensatormodul (2) angeordnet ist und das entweder mit dem ersten oder mit dem zweiten elektrischen Anschluss (6) elektrisch leitfähig und thermisch leitfähig verbunden ist, so dass Wärme der Kondensatormodule (2), die von dem Wärmeableitelement (12) aufgenommen wird, über den entsprechend verbundenen Anschluss (6) nach außen führbar ist.

No Thumbnail Available
Publication

Design Tool for Temperature Estimation on PCB

2022 , Schroeder, Bernd , Hoffmann, Stefan , Mueller, Olaf , Stube, Bernd , Hoene, Eckart

The paper presents a novel thermal analysis approach based on an estimation of current density, power dissipation and temperature distribution of a printed circuit board. The implemented algorithms are integrated in a design tool that can be used as an add-on tool via interfaces to commercial EDA tools. The calculations are based on imported layout data from the EDA tools and not on Gerber data. The current density is calculated with a separate PEEC solver. The developed design tool automatically generates the necessary 3D model, activates the PEEC solver and extracts its calculation results. Subsequently, the implemented thermal solver of the design tool calculates the power dissipation and temperature distribution for a previously assigned current. This efficiently supports the PCB designer already during the layout process. The method is validated by simulations and measurements on typical boards.

No Thumbnail Available
Patent

Wechselspannungsversorgungseinrichtung

2020 , Hoene, Eckart

Die Erfindung betrifft:eine Wechselspannungsversorgungseinrichtung zum Umwandeln einer energieliefernden Gleichspannung in eine erste Wechselspannung und in eine von der ersten Wechselspannung galvanisch getrennte zweite Wechselspannung;eine Gleichspannungsversorgungseinrichtung zum Umwandeln einer energieliefernden Gleichspannung in eine erste Gleichspannung und in eine von der ersten Gleichspannung galvanisch getrennte zweite Gleichspannung;eine Treiberschaltung zum Ansteuern eines ersten Leistungshalbleiters und eines zweiten Leistungshalbleiters; sowieeine Leistungshalbleiterschaltung mit einem ersten Leistungshalbleiter, mit einem zweiten Leistungshalbleiter und mit einer Treiberschaltung.

No Thumbnail Available
Publication

Investigation of pulse overload-behavior of a high-current connector with transient-thermo-electric FEM simulation

2012 , Bochow-Ness, Olaf , Grams, Arian , Hoene, Eckart , Huber, Saskia , Lang, Klaus-Dieter , Potter, Harald , Prewitz, Tobias , Wittier, Olaf , Wust, Felix

To meet the energy requirement of electrical components in industrial power applications, plug-in electrical connectors with contact fins are used. With a contact resistance below 0,1 mQ this connector type can deliver currents of 100 A and higher. For the selection of the suitable connector size with limited available space or cooling, the designer needs an understanding how the connector reacts to electrical currents, including continuous load and pulse overload conditions. As datasheets typically include no information about pulse overload conditions, we developed a method to establish a thermo-electrical model for calculating the hot-spot temperature in the connector. Based on a literature study, absolute maximum ratings for the internal hot-spot temperature are discussed. With Infrared (IR) thermal imaging measurements on the connector time-dependent temperature readings were gathered for current pulses up to 8000 Arms and a pulse duration of 100 ms. Geometry and m aterial information were determined to build a transient thermal-electric finite elements method (FEM) model. For some parameters like contact area and thermal contact resistance an inverse modelling technique was applied, comparing simulation results and measurements. Based on the model, hot-spot temperature and location could be identified. As the FEM model took several hours to be calculated, we derived a lumped thermal system model from the full model, representing the FEM model by a Foster network. The network is only able to calculate the hot-spot temperature, but with a calculation time of seconds.

No Thumbnail Available
Publication

Presentation of a Reliable Molded Power-PrePackage

2022 , Thomas, Tina , Rämer, Olaf , Nguyen, Thanh Duy , Hoene, Eckart , Braun, Tanja , Liu, Chunlei , Pavliček, Niko

Present paper introduces a package alternative to commercially available single power chips, embedded into printed circuit boards on chip scale size. It addresses assembly and interconnect technology for power electronic devices, namely the packaging of bare power dies into a robust package with superior thermal performance and reliability. Use of Cu columns as top side contact and isotropic encapsulation material enable highly reliable packages with thermal path on bottom and top side. The study investigates the feasibility of applied assembly and encapsulation processes regarding mass production. Package reliability has been evaluated by Active Power Cycling and Moisture Sensitivity Level tests.

No Thumbnail Available
Publication

Compact Power Electronics System Fabrication by Sintering and Lamination of Components into Build-up Layers of the Printed Circuit Boards

2022 , Löher, Thomas , Zeiter, Oleg , Hoene, Eckart , Ostmann, Andreas , Schneider-Ramelow, Martin

Power electronic systems equipped with wide band gap semiconductors like SiC and GaN are attracting increasing attention due to the superior functionality of these materials. Especially for automotive, aerospace and energy grid applications a large market potential is expected, which is reflected in massive investments in respective semiconductor development and fabrication. In order to make full use of the semiconductor properties, however, not only the single components but the whole system has to be taken into account. Major aims in system optimization is the reduction of dc voltage link inductance, optimization of heat dissipation and an overall miniaturization and robustness of modules. Thus, the shortening of interconnect length, the integration of thermal dissipation structures and a compact three-dimensional build-up of systems are at the core of ongoing developments in power electronics. During the past decade, embedding of electronic components into printed circuit board has proven to be a highly promising technology for large-scale fabrication that can meet these requirements. In this paper we present a fabrication approach that is applicable in any printed circuit board fabrication, since only standard equipment is used. As basic building blocks, pre-packaged power semiconductors were used. The fabrication of these will be described briefly. Power components of this type are now commercially available from some suppliers. For the module fabrication, first a typical insulated metal substrate is fabricated. Onto the copper structures, sinter paste is printed to mount pre-packages and vertical resistors. A prepreg-layup is then assembled which surrounds the components. The final layer of the stack is a two-layer power core for electrical routing, which is equipped with sinter depots for top side connection of the components. The stack is laminated with an initial pressure and temperature overshoot in order to facilitate the sintering process. Subsequently the profile resumes conventional parameters in order to cure the prepreg and finalize the lamination process. Surface mounted ceramic capacitors soldered to the top complete the low-impedance dc-link buffer circuit. Damping resistors were embedded into the PCB module, which besides compactness enables an excellent cooling of the module. This technology pushes the fast-switching SiC and GaN power semiconductors to the next step. The drastic reduced switching overvoltage of only 4%, demonstrated for 950 V operation, enables a significantly improved utilization of the semiconductors.

No Thumbnail Available
Patent

Vorrichtung und elektrische Baugruppe zum Wandeln einer Gleichspannung in eine Wechselspannung

2014 , Domurat-Linde, André , Hoene, Eckart , Ringkleff, Thomas , Enzinger, Tobias

Ausführungsbeispiele beziehen sich auf eine elektrische Baugruppe (1) zum Wandeln einer Gleichspannung in eine Wechselspannung, die eine erste Versorgungsspannungsfläche (10) zum Verteilen einer ersten Versorgungsgleichspannung und eine zweiten Versorgungsspannungsfläche (12) zum Verteilen einer zweiten Versorgungsgleichspannung aufweist. Die elektrische Baugruppe (1) umfasst zumindest einen ersten Leistungshalbleiter (24) mit einem mit der ersten Versorgungsspannungsfläche (12) verbundenen Eingangsanschluss und einem mit einem Wechselspannungsausgang (20a) der Baugruppe verbundenem Ausgangsanschluss (28).; Die elektrische Baugruppe (1) umfasst ferner zumindest einen zweiten Leistungshalbleiter (26) mit einem mit der zweiten Versorgungsspannungsfläche (12) verbundenen Eingangsanschluss (32) und einem mit dem Wechselspannungsausgang (20a) der Baugruppe verbundenen Ausgangsanschluss, wobei sich die erste Versorgungsspannungsfläche (10) auf der dem Eingangsspannungsanschluss des ersten Leistungshalbleiters (24) zugewandten Seite des ersten Leistungshalbleiters (24) erstreckt. Darüber hinaus erstreckt sich die zweite Versorgungsspannungsfläche (12) auf der dem Eingangsspannungsanschluss (32) des zweiten Leistungshalbleiters (26) abgewandten Seite des zweiten Leistungshalbleiters (26).

No Thumbnail Available
Publication

Pareto front system optimization on the example of a motor drive

2022 , Hoffmann, Stefan , Hoene, Eckart

During the design process of a power electronic system a variety of operating and component parameters can be varied and combined. Therefore, a huge number of design possibilities arise. In this paper, Pareto front optimizations are utilized to investigate the maximum power density of 3-phase motor inverters. First, the analytical power loss, volume, EMC and thermal models are briefly presented and validated on a 63 kW motor drive system. These models are used for fundamental investigations on the dependency of the optimum switching frequency and power density on the rated power of the motor drive. Combinations of model parameters form a Pareto front analysis.

No Thumbnail Available
Patent

Verbindungsmethode für Leistungsmodule mit einer Zwischenkreisverschienung

2021 , Hoene, Eckart

System umfassend ein Leistungsmodul umfassend einen Halbleiter und eine erste Verbindungsstelle und eine zweite Verbindungsstelle, die mit dem Halbleiter elektrisch leitend verbunden ist sowie eine Zwischenkreisverschienung umfassend zumindest zwei Schienen, wobei eine erste der zwei Schienen zumindest ein Kontaktelement aufweist, und wobei das zumindest eine Kontaktelement mit der ersten Verbindungsstelle eine elektrisch leitende Kaltverschweißverbindung formt.

No Thumbnail Available
Publication

Technologies and Trends to Improve Power Electronic Packaging

2012 , Schneider-Ramelow, Martin , Hutter, Matthias , Oppermann, Hermann , Göhre, Jens-Martin , Schmitz, Stefan , Hoene, Eckart , Lang, Klaus-Dieter

In the realm of power modules a strong trend toward high temperature and high reliability ap-plications can be observed, which entails new technological challenges, especially for the assembly and packaging of power semiconductors. Because of the well known failure mechanisms of established lead-free standard soldering and heavy aluminum wire bonding technologies, such as fatigue and creep of die attach material and wire bonds at thermal cycling, academic and industrial research focuses on more reliable interconnection technologies. A priority is the research of alternative top and bottom side chip interconnection-materials or technologies to improve the temperature cycling strength of power chips typically assembled on ceramic substrates. The scientific focus is on Ag sintering as die attach and/or heavy ribbon bonding, for example with Al or bi-metal (Al-Cu). Our paper discusses the relevance of powder shape and size for the reduction of process pressure and temperature. Another focus are the material behavior of ribbon bonds in combination with bonding machine improvements (higher bonding parameters, cutting tool). But there are other very promising technologies like transient liquid phase bonding, for example with Cu-Sn or Ag-Sn systems or Cu heavy wire bonding (up to 400 µm wire diameter). Challenges posed by these technologies have to be discussed focusing on materials and process selection and reliability issues. Process temperatures and temperature profiles must be optimized, wire bonding machines and the chip surface structures as well as finish metallizations need to be adapted. The presentation will give an overview of alternative power chip interconnection technologies and discuss the challenges related to processing and reliability.