| | |
|---|
| 2002 | VHDL - Part1. System view and language constructs
Donath, U.; Schwarz, P. | Journal Article |
| 1997 | Packages - eine neue Vokabel
Speitel, M. | Journal Article |
| 1997 | Richtiges Timing - Zeitangaben in der VHDL-Modellierung
Peer, D. | Journal Article |
| 1996 | Auf der Prüfbank. Vorgehensweise beim Erstellen einer VHDL-Testbench. Teil 1
Peer, D. | Journal Article |
| 1996 | Auf der Prüfbank. Vorgehensweise beim Erstellen einer VHDL-Testbench. Teil 2
Peer, D. | Journal Article |
| 1996 | Bitte Platz nehmen in der VHDL-Ecke! - Modellierungsarten von logischen Grundfunktionen in VHDL
Schlicht, M. | Journal Article |
| 1996 | Datentypen in VHDL beschreiben. Teil 1. Eindeutige Begriffsdefinitionen angesichts der großen Vielfalt unabdingbar
Speitel, M. | Journal Article |
| 1996 | Datentypen in VHDL beschreiben. Teil 2. Simulation und Synthese machen unterschiedliche Sprachstile erforderlich
Speitel, M. | Journal Article |
| 1996 | Flipflops im gemeinsamen Takt! Grundschaltungen in VHDL beschreiben
Schuhmann, N. | Journal Article |
| 1996 | Reine Definitionssache. Entity, Architecture, Configuration, Packages - praxisgerecht erklärt
Peer, D. | Journal Article |
| 1996 | Rot-Gelb-Grün-Konfigurationen - ganz unpolitisch. Effektive Beschreibung von State Machines in VHDL.
Speitel, M. | Journal Article |
| 1996 | Sprachkurs gefällig? Die VHDL-Ecke - für den täglichen Gebrauch
Schuhmann, N. | Journal Article |
| 1996 | Vom FPGA zum ASIC. Möglichkeiten und Wege einer Designmigration
Hartmann, H.; Ronge, K. | Journal Article |
| 1994 | ASIC-Design mit Hochsprachen
Ronge, K.; Heusinger, P.; Schuhmann, N.; Stock, G. | Conference Paper |
| 1993 | Kostengünstige und risikoarme Realisierung von ASIC für KMU
Hagelauer, R. | Journal Article |
| 1992 | Paralleldesign von ASICs und programmierbaren Logikbausteinen mit Hardwarebeschreibungssprachen
Schuhmann, N.; Hagelauer, R.; Ronge, K. | Conference Paper |
| 1991 | ASIC-Entwurf mit VHDL und Logiksynthese. Der schnelle Weg zu komplexen Schaltungsentwürfen
Peer, D. | Journal Article |
| 1991 | Entwurf eines FORTH-RISC Prozessors unter Einsatz von VERILOG-HDL und Logiksynthese Werkzeugen
Schuhmann, N.; Erbacher, G. | Conference Paper |