Fraunhofer-Gesellschaft

Publica

Hier finden Sie wissenschaftliche Publikationen aus den Fraunhofer-Instituten.
2014A self-adaptive SEU mitigation system for FPGAs with an internal block RAM radiation particle sensor
Glein, Robért; Schmidt, Bernhard; Rittner, Florian; Teich, Jürgen; Ziener, Daniel
Conference Paper
2009VHDL-AMS statistical analysis for marginal probabilities
Haase, J.; Sohrmann, C.
Conference Paper
2008Digital timing and power simulation with statistical process variations
Eichler, U.; Haase, J.; Häner, H.; Häußler, R.
Conference Paper
2002VHDL - Part1. System view and language constructs
Donath, U.; Schwarz, P.
Journal Article
1998Forward Error Correction (FEC) in ATM-Netzwerken
Schneider, J.
Thesis
1998Reduzierung der Leistungsaufnahme einer Mikrocontrollerarchitektur durch Graycodierung
Grätz, H.; Fischer, W.-J.
Conference Paper
1998Der schnellere Weg zum funktionsfähigen System. Hardwarebeschleuniger verkürzen die Verifikationsphase
Mayer, F.
Journal Article
1998Simulation of mixed signal systems in standard VHDL
Grätz, H.; Fischer, W.-J.
Conference Paper
1998Simulation of mixed signal systems in standard VHDL
Grätz, H.; Fischer, W.-J.
Conference Paper
1998Verifikation nachrichtentechnischer Systeme mit Systemsimulation und HW/SW-Cosimulation
Knöchel, U.; Tannert, U.; Haufe, J.; Schwarz, P.
Conference Paper
1997Beschleunigung der Logiksimulation mit Low-Cost-Emulatoren
Schwarz, P.; Haufe, J.; Große, J.
Conference Paper
1997A configurable microcontroller core described in VHDL
Grätz, H.; Fischer, W.-J.
Conference Paper
1997Entwicklung einer Prozessorarchitektur für die Berechnung der Zugehörigkeitsfunktion einer Fuzzy-Klassifikation
Flemming, R.
Thesis
1997Packages - eine neue Vokabel
Speitel, M.
Journal Article
1997Richtiges Timing - Zeitangaben in der VHDL-Modellierung
Peer, D.
Journal Article
1997Simulationsbeschleunigung durch Kopplung eines VHDL-Simulators mit einem FPGA-Board
Haufe, J.; Berndt, T.; Große, J.; Schwarz, P.
Conference Paper
1997Simulationsunterstützung für den Entwurf von Feldbussystemen
Donath, U.; Hartenstein, D.; Kabitzsch, K.; Schwarz, P.
Conference Paper
1996Auf der Prüfbank. Vorgehensweise beim Erstellen einer VHDL-Testbench. Teil 1
Peer, D.
Journal Article
1996Auf der Prüfbank. Vorgehensweise beim Erstellen einer VHDL-Testbench. Teil 2
Peer, D.
Journal Article
1996Bitte Platz nehmen in der VHDL-Ecke! - Modellierungsarten von logischen Grundfunktionen in VHDL
Schlicht, M.
Journal Article
1996Datentypen in VHDL beschreiben. Teil 1. Eindeutige Begriffsdefinitionen angesichts der großen Vielfalt unabdingbar
Speitel, M.
Journal Article
1996Datentypen in VHDL beschreiben. Teil 2. Simulation und Synthese machen unterschiedliche Sprachstile erforderlich
Speitel, M.
Journal Article
1996Entwicklung eines VHDL-Modells für den Signalprozessor TMS320C50
Grätz, H.; Fischer, W.-J.
Conference Paper
1996Flipflops im gemeinsamen Takt! Grundschaltungen in VHDL beschreiben
Schuhmann, N.
Journal Article
1996Konfiguration und Leistungsbewertung verteilter Kommunikationssysteme mittels VHDL-Modellierung und Simulation
Altmann, S.; Donath, U.
Conference Paper
1996Mixed-Signal-Makromodellierung komplexer Schaltkreise
Schwarz, P.; Dielacher, F.; Fischer-Binder, O.; Koch, R.; Papanuskas, J.; Stürmer, A.; Vahrmann, R.
Conference Paper
1996Reine Definitionssache. Entity, Architecture, Configuration, Packages - praxisgerecht erklärt
Peer, D.
Journal Article
1996Rot-Gelb-Grün-Konfigurationen - ganz unpolitisch. Effektive Beschreibung von State Machines in VHDL.
Speitel, M.
Journal Article
1996Sprachkurs gefällig? Die VHDL-Ecke - für den täglichen Gebrauch
Schuhmann, N.
Journal Article
1996Synthesefähiges VHDL-Modell eines DES-Kryptologieprozessorkerns
Heinig, A.; Fischer, W.-J.
Conference Paper
1996Vom FPGA zum ASIC. Möglichkeiten und Wege einer Designmigration
Hartmann, H.; Ronge, K.
Journal Article
1995All in one quicklogic FPGA-Entwicklungspaket QuickWorks
Heusinger, P.; Ronge, K.; Stock, G.
Journal Article
1995Automatische Umsetzung eines Fuzzy-Codes in Hardware
Darbritz, F.
Thesis
1995Chipset for a single-board MPEG-2 SSP@H-1440L HDTV-decoder
Selinger, T.; Block, M.; Kanold, P.; Talmi, M.; Yan, W.; Zhang, W.; Zieger, M.
Conference Paper
1995Entwicklung und Verifikation eines VHDL-Modells für den Signalprozessor TMS320C50
Grätz, H.
Thesis
1995Entwurf eines synthesefähigen VERILOG-HDL-Modells für ein CAN-Bus-Interface
Köhler, C.
Thesis
1995Von VHDL zur AHDL
Hauer, H.; Gerber, J.; Liebermann, F.; Mödl, S.
Conference Paper
1994Der "richtige" Arbeitsplatz - Mittelstandsstudie zeigt CAE-Bedürfnisse auf. Pt.1
Harreiß, U.; Ronge, K.; Stock, G.
Journal Article
1994Der "richtige" Arbeitsplatz - Mittelstandsstudie zeigt CAE-Bedürfnisse auf. Pt.2
Harreiß, U.; Ronge, K.; Stock, G.
Journal Article
1994ASIC-Design mit Hochsprachen
Ronge, K.; Heusinger, P.; Schuhmann, N.; Stock, G.
Conference Paper
1994FPGAs. Ein Mythos? Teil 1: Vom Umgang mit komplexer programmierbarer Logik
Heusinger, P.; Ronge, K.; Stock, G.
Journal Article
1994FPGAs. Ein Mythos? Teil 2: Mit komplexer, programmierbarer Logik "umgehen"
Heusinger, P.; Ronge, K.; Stock, G.
Journal Article
1994FPGAs. Ein Mythos? Teil 3: Vom Umgang mit komplexer programmierbarer Logik
Heusinger, P.; Ronge, K.; Stock, G.
Journal Article
1994FPGAs. Ein Mythos? Teil 4: Möglichkeiten zur Verifikation einer Hochsprachenbeschreibung
Heusinger, P.; Ronge, K.; Stock, G.
Journal Article
1994FPGAs. Ein Mythos? Teil 5: Vor- und Nachteile der verwendeten FPGA-Architektur
Heusinger, P.; Ronge, K.; Stock, G.
Journal Article
1994FPGAs. Ein Mythos? Teil 6: Handhabung der Backend-Werkzeuge ALS Desinger
Heusinger, P.; Ronge, K.; Stock, G.
Journal Article
1994FPGAs. Ein Mythos? Teil 7: Herstellerkonfigurierte ASICs versus FPGA-Realisierung
Heusinger, P.; Ronge, K.; Stock, G.
Journal Article
1994Trau, schau wem. Augen auf beim Kauf von Design-Entry-Tools
Peer, D.; Ronge, K.
Journal Article
1993Automatic synthesis of neural networks to programmable hardware
Gick, S.; Heusinger, P.; Reuter, A.
Conference Paper
1993Kostengünstige und risikoarme Realisierung von ASIC für KMU
Hagelauer, R.
Journal Article
1993Top-Down-Methodik: Vom Systemkonzept bis zum fertigen Entwurf, Vorgehensweise am Beispiel Heizungssteuerung
Heusinger, P.; Ronge, K.; Stock, G.
Journal Article
1991ASIC-Entwurf mit VHDL und Logiksynthese. Der schnelle Weg zu komplexen Schaltungsentwürfen
Peer, D.
Journal Article
1988Konzept zur systemneutralen Speicherung und Verarbeitung von Modellen zur digitalen Schaltungssimulation
Ackermann, H.-J.; Mehl, M.
Report