Fraunhofer-Gesellschaft

Publica

Hier finden Sie wissenschaftliche Publikationen aus den Fraunhofer-Instituten.

Vertikal integrierte Schaltung und Verfahren zum Herstellen einer vertikal integrierten Schaltung

Vertical IC, e.g. a vertical integrated CMOS circuit, comprises a chip stack with a via which electrically connects metallizations of spaced-apart chips and which is insulated from an intermediate chip.
 
: Ramm, P.; Gieser, H.

:
Frontpage ()

DE 1999-19904751 A: 19990205
DE 1999-19904751 A: 19990205
DE 19904751 C1: 20000706
H01L0025
Deutsch
Patent, Elektronische Publikation
Fraunhofer IZM ()

Abstract
Eine vertikal integrierte Schaltung umfasst einen ersten Schaltungschip, der eine erste Schaltungsanordnung und eine erste Metallisierungsstruktur aufweist, einen zweiten Schaltungschip, der eine zweite Schaltungsanordnung und eine zweite Metallisierungsstruktur aufweist und auf dem ersten Schaltungschip gestapelt ist, und einen dritten Schaltungschip, der eine dritte Schaltungsanordnung und eine dritte Metallisierungsstruktur aufweist und auf dem zweiten Schaltungschip gestapelt ist, derart, dass sich ein Schaltungschipstapel ergibt. Eine Durchkontaktierung, die sich von der Metallisierungsstruktur des ersten Schaltungschips durch den zweiten Schaltungschip hindurch und zu der dritten Metallisierungsstruktur des dritten Schaltungschips erstreckt, ist ausgefuehrt, um die erste und die dritte Metallisierungsstruktur elektrisch leitfaehig miteinander zu verbinden. Damit koennen sowohl die Herstellungskosten als auch die Ausbeute bei der Herstellung von vertikal integrierten Schaltungen verbessert werden, da der dritte Schaltungschip ueber das Durchgangsloch direkt mit dem ersten Schaltungschip ohne dazwischenliegende Metallisierungsstrukturen auf dem zweiten Schaltungschip verbunden wird.

 

DE 19904751 C UPAB: 20000807 NOVELTY - A vertical IC, comprising a chip stack (30) with a via (25b) which electrically connects metallizations (4, 21) of spaced-apart chips (2, 19) and which is insulated from an intermediate chip (8), is new. DETAILED DESCRIPTION - A vertical IC comprises (a) a stack (30) of first, second and third circuit chips (2, 8, 19), each having a circuit structure (3, 9, 20) and a metallization structure (4, 10, 21); and (b) a via (25b) which extends between and electrically connects the first chip and third chip metallization structures (4, 21) and which is electrically insulated from the second chip (8). An INDEPENDENT CLAIM is also included for production of the above vertical IC. USE - As e.g. a vertical integrated CMOS circuit. ADVANTAGE - The design simplifies processing of the middle chip, allows direct connection of an outer chip to a much deeper lying layer of the chip stack, increases the flexibility of connection of individual vertically stacked circuits and provides reduced production costs and increased yield since via processing for connecting the middle chip to the lower chip is not required.

: http://publica.fraunhofer.de/dokumente/PX-63611.html