Fraunhofer-Gesellschaft

Publica

Hier finden Sie wissenschaftliche Publikationen aus den Fraunhofer-Instituten.

Verfahren zur Herstellung eines Halbleiterbauelements mit Rueckseitenkontaktierung

Back face contacted semiconductor device, e.g. an ion-sensitive FET, is produced by metabolizing a back face contact hole for contacting a connection region or metallization level of a front face circuit structure.
 
: Ramm, P.

:
Frontpage ()

DE 1998-19840194 A1: 19980903
DE 1998-19846232 A: 19981007
DE 19846232 A1: 20000309
H01L0021
Deutsch
Patent, Elektronische Publikation
Fraunhofer IZM ()

Abstract
Bei einem Verfahren zur Herstellung eines Halbleiterbauelementes mit Rueckseitenkontaktierung werden zunaechst Bauelementstrukturen des Halbleiterbauelements in einer ersten Hauptoberflaeche eines Halbleitersubstrats erzeugt. Nachfolgend wird eine Aetzgrube in der zweiten Hauptoberflaeche des Halbleitersubstrats gebildet, die sich bis zu einem hochdotierten Anschlussbereich der Bauelementstruktur oder bis zu einer Metallisierungsebene derselben erstreckt. Im Anschluss daran wird auf zumindest Bereichen der zweiten Hauptoberflaeche, die die Aetzgrube umfassen, derart eine Isolationsschicht erzeugt, dass zumindest ein Abschnitt des hochdotierten Anschlussbereichs oder der Metallisierungsebene freibleibt. Anschliessend wird eine Metallisierungsschicht auf der Isolationsschicht erzeugt, so dass die Metallisierungsschicht den freibleibenden Abschnitt des hochdotierten Anschlussbereichs oder der Metallisierungsebene mit dem Kontaktbereich auf der zweiten Hauptoberflaeche des Halbleitersubstrats elektrisch leitfaehig verbindet.

 

DE 19846232 A UPAB: 20000419 NOVELTY - Back face contacted semiconductor device production, by applying a back face metallization (20) onto a contact hole (14) for contacting a connection region (6) or metallization level of a front face circuit structure, is new. DETAILED DESCRIPTION - Production of a back face contacted semiconductor element comprises: (a) forming element structures (4, 6, 8, 10) in a substrate front face; (b) etching a back face opening extending to a heavily doped connection region (6) or a metallization level of the structure; (c) producing an insulation layer (16) on the back face including the opening such that at least part of the connection region (6) or metallization level is left exposed; and (d) producing a metallization layer (20) on the insulation layer for electrically conductive connection of the connection region (6) or metallization level with a back face contact region. USE - For producing a back face contacted semiconductor device such as an ion-sensitive FET (ISFET). ADVANTAGE - The process is compatible with standard CMOS technology and allows formation of freely selected contacts between the circuit structure and the back face contact.

: http://publica.fraunhofer.de/dokumente/PX-63484.html