Options
Title
Verfahren zur Fertigung von duennen Substratschichten und eine dafuer geeignete Substratanordnung
Date Issued
2001
Author(s)
Haberger, K.
Plettner, A.
Patent No
1998-19827717
Abstract
(A1) Die vorliegende Erfindung betrifft ein Verfahren zur Fertigung von sehr duennen Substratschichten, insbesondere duennen Halbleiterbereichen, die integrierte Schaltungen enthalten koennen. Bei dem Verfahren werden zwei Substrate mit ihren Vorderseiten ueber eine oder mehrere dazwischenliegende Verbindungsschichten verbunden. Zumindest eine der Verbindungsschichten oder die Vorderseite eines der Substrate wird vorher derart strukturiert, dass kanalfoermige Vertiefungen gebildet werden, die ein seitliches Eindringen eines Aetzmittels ermoeglichen. Der resultierende Waferstapel wird von einer Seite bis auf die gewuenschte Schichtdicke geduennt. Schliesslich wird diese duenne Schicht vom restlichen Substrat durch Einbringen des Aetzmittels in die kanalfoermigen Vertiefungen abgeloest. Bei diesem Abloesevorgang handelt es sich um einen preisguenstigen, nasschemischen Prozess, der den Chip und die auf ihm integrierte Wertschoepfung nicht gefaehrdet.
DE 19840421 A UPAB: 20000209 NOVELTY - A thin substrate layer is produced from two bonded substrates (1, 2) having interface channel recesses (5) for etchant penetration. DETAILED DESCRIPTION - A thin substrate layer is produced by: (a) bonding two substrate front faces using one or more intermediate bonding layers (3, 4), at least one of the bonding layers or the front face of one of the substrates (1, 2) having channel-like recesses (5) which allow sideways penetration of an etchant; (b) thinning one substrate (1) down to a substrate layer (1a); and (c) detaching the substrate layer from the other substrate (2) by introducing etchant into the recesses. An INDEPENDENT CLAIM is also included for a substrate structure resulting from step (a) of the above process. USE - Especially for producing thin IC chips useful for throwaway electronic components, flat panel displays, 'mechatronics' and power electronics. ADVANTAGE - The recesses, used in the new process (RevSOI, reversible SOI process), reduce the bond area (and thus bond strength) and permit rapid separation of extremely thin ICs from a handling wafer by a low cost wet chemical method which poses little or no risk to the chips and their integrated structures.
Language
de
Patenprio
DE 1998-19827717 A: 19980622