Fraunhofer-Gesellschaft

Publica

Hier finden Sie wissenschaftliche Publikationen aus den Fraunhofer-Instituten.

Verfahren zur Handhabung einer Mehrzahl von Schaltungschips

Parallel handling of numerous integrated circuit chips for contacted and contactless chip cards and disposable electronic labels.
 
: Plettner, A.; Haberger, K.; Landesberger, C.

:
Frontpage ()

DE 1998-19840210 A: 19980903
DE 1998-19840210 A: 19980903
WO 1999-EP6468 A: 19990902
EP 1999-944590 AW: 19990902
EP 1999-944590 A: 19990902
DE 19840210 A1: 20000309
EP 1095399 B1: 20020220
H01L0021
H01L0021
Deutsch
Patent, Elektronische Publikation
Fraunhofer IZM ()

Abstract
Bei einem Verfahren zur parallelen Handhabung einer Mehrzahl von Schaltungschips, die in einer ersten Anordnung, die der Anordnung derselben im urspruenglichen Waferverbund entspricht, auf der Oberflaeche eines Hilfstraegers angeordnet sind, wird die Mehrzahl von integrierten Schaltungschips durch eine Mehrzahl von Aufnahmeeinrichtungen aufgenommen. Die Mehrzahl von Aufnahmeeinrichtungen mit den aufgenommenen Schaltungschips wird gleichzeitig zu einem oder mehreren Traegern bewegt, derart, dass gleichzeitig mit der Bewegung die erste Anordnung der Schaltungschips in eine zweite, von der ersten Anordnung verschiedene Anordnung geaendert wird. Dann werden die Schaltungschips in der zweiten Anordnung auf dem oder den Traegern plaziert.

 

DE 19840210 A UPAB: 20000502 NOVELTY - The integrated circuit (IC) chips (8) are arranged in a first set-up, corresponding to their arrangement in an original wafer pattern, on the surface of an auxiliary carrier (6). The chips are picked up by receptors (10), which are simultaneously moved with the chips to one or more carriers. Simultaneously with the movement the first chip arrangement is changed into a different second arrangement, in which the chips are placed onto the carrier. The two arrangements define two different spacings between the chips, with the first one smaller than the second one. USE - For the production of chip cards and disposable electronic labels. ADVANTAGE - The facility is provided for parallel handling of the chips even after separation from the wafer pattern.

: http://publica.fraunhofer.de/dokumente/PX-63448.html