Options
1996
Journal Article
Titel
Auf der Prüfbank. Vorgehensweise beim Erstellen einer VHDL-Testbench. Teil 2
Abstract
Viele Entwickler kennen den Begriff "Testbench" beim Entwurf mit VHDL oder Verilog, haben aber keine praktische Erfahrung im Schreiben von Testbenches. Dieses Defizit auszumerzen, ist die Aufgabe des Beitrages, der bereits in der Elektronik 1996, Heft 10, begann und sich mit Fragen wie "Wozu braucht man eine Testbench?", "Was kann eine Testbench leisten?" und "Wie sieht eine Testbench aus?" beschäftigte. Dieser Beitrag schließt die Testbench-Thematik für's erste ab. Der Autor gibt anhand von Beispielen Hinweise, wie der Entwickler beim Erstellen einer Testbench am besten vorgeht.