Options
1991
Journal Article
Titel
ASIC-Entwurf mit VHDL und Logiksynthese. Der schnelle Weg zu komplexen Schaltungsentwürfen
Abstract
Der Einsatz von CAE-Werkzeugen beim Entwurf digitaler Schaltungen bringt Zeit- und Kostenvorteile, wenn der Anwender in ihrem Umfang geschult und geübt ist. Bisher beschränkt sich der computergestützte Entwurf von ASICs hauptsächlich auf die Schaltplanerstellung und Logiksimulation. Dabei geht die eigentliche Umsetzung der Idee bisweilen noch völlig unsystematisch vonstatten. Wirksame Entwurfsunterstützung indes bieten Programme zur Logiksynthese, die - mit wenigen Ausnahmen - die Hardware-Beschreibungssprache VHDL (Very High speed integrated circuit Hardware Description Language, vom IEEE als Standard 1076 genormt) als Eingabeformat akzeptieren.