Fraunhofer-Gesellschaft

Publica

Hier finden Sie wissenschaftliche Publikationen aus den Fraunhofer-Instituten.

Paralleldesign von ASICs und programmierbaren Logikbausteinen mit Hardwarebeschreibungssprachen

 
: Schuhmann, N.; Hagelauer, R.; Ronge, K.

Eder, A.:
Surface mount technologies, ASIC & design automation technologies, hybrid and advanced packaging technologies 1992. Tagungsband
Berlin: VDE-Verlag, 1992
ISBN: 3-8007-1790-5
S.507-513
SMT/ASIC/Hybrid <6, 1992, Nürnberg>
Deutsch
Konferenzbeitrag
Fraunhofer IIS A ( IIS) ()
ASIC; hardware description language; Hardwarebeschreibungssprache; logic synthesis; Logiksynthese

Abstract
Hardwarebeschreibungssprachen und Logiksynthesewerkzeuge bieten die Möglichkeit, das Entwurfsrisiko und die langen Fertigstellungszeiten von ASIC-Prototypen deutlich zu verringern. Dazu wird das Design technologieunabhängig in einer Hardwarebeschreibungssprache definiert. Mit Logikwerkzeugen und Bibliotheken für ASICs und FPGAs wird die Schaltung auf die jeweilige Zielbibliothek abgebildet. Mit einem Programmiergerät können dann FPGA-Prototypen zur Verifikation in Hardware hergestellt werden. Nach erfolgreichem Systemtest ermöglicht Logiksynthese eine schnelle ASIC-Realisierung. Multi-Project-Wafer-Programme bieten im Anschluß daran einen kostengünstigen Weg, um ASIC-Prototypen zu erhalten.

: http://publica.fraunhofer.de/dokumente/PX-27945.html