Options
2009
Conference Paper
Titel
Fehleranalyse von Kurzschlüssen in DRAM Wortleitungstreibern durch Extraktion von Layout Parasitics und DeltaIDD3N Messungen
Abstract
In dieser Arbeit wird eine DRAM Wortleitungstreiberschaltung untersucht sowohl im Hinblick auf ihr transientes Verhalten als auch auf ihren Stromverbrauch in Gegenwart von Kurzschlussdefekten. Fehlersimulationen auf der elektrischen Ebene und DeltaIDD3N Hardware Messungen werden zur Analyse für diese Kurzschlüsse verwendet. Eine physikalische Fehleranalyse zeigt einen spezifischen Kurzschluss, der durch die Simulationen vorhergesagt wurde und der auch die DeltaIDD3N Ergebnisse erklärt.
Author(s)