Fraunhofer-Gesellschaft

Publica

Hier finden Sie wissenschaftliche Publikationen aus den Fraunhofer-Instituten.

Verfahren zur Kontaktierung von vertikalen Leitern in Halbleiterbauelementen

Process for contacting vertical conductors in semiconductor components provided for vertical integration comprises etching a vertical hole in a semiconductor body, electrically insulating the side walls of the hole, and further processing.
 
: Huebner, H.; Klumpp, A.

:
Frontpage ()

DE 2001-10122424 A: 20010509
DE 2001-10122424 A: 20010509
DE 10122424 A1: 20021121
H01L0021
Deutsch
Patent, Elektronische Publikation
Fraunhofer IZM ()

Abstract
Nach der Kontaktlochfuellung eines mit elektrisch isolierenden Waenden (3) versehenen Loches wird der Halbleiterkoerper (1) von der Rueckseite her geduennt, bis der in das Loch eingebrachte elektrisch leitende Stift (2) dort freigelegt ist oder vorzugsweise die rueckwaertige Oberseite des Halbleiterkoerpers etwas ueberragt. Daran anschliessend wird auf diese Seite des Halbleiterkoerpers eine elektrisch isolierende Schicht (6) aufgebracht, die zunaechst auch den Stift bedeckt, dort aber anschliessend geoeffnet wird. Dann wird eine elektrisch leitende Schicht (8) aufgebracht und geeignet strukturiert.

 

DE 10122424 A UPAB: 20030204 NOVELTY - Process for contacting vertical conductors in semiconductor components provided for vertical integration comprises etching a vertical hole in a semiconductor body (1); electrically insulating the side walls (3) of the hole; diluting the semiconductor body from the rear facing side so that the pin is exposed; applying an electrically insulating layer (6) to the diluted side; forming an opening in the electrically insulating layer in the region of the pin; and applying and structuring an electrically conducting layer (8) so that an electrically conducting connection between the pin and the electrically conducting layer. DETAILED DESCRIPTION - Preferred Features: The pin protrudes over the semiconductor body by 1-2 mu m. The step of forming an opening in the electrically insulating layer is carried out whilst the electrically insulating layer is removed until the pin is exposed. The electrically insulating layer is a 0.5-1 mu m thick oxide or nitride layer. USE - Used for contacting vertical conductors, especially tungsten through-contacts (vias) in semiconductor components. ADVANTAGE - The process is economical.

: http://publica.fraunhofer.de/dokumente/N-44169.html