Fraunhofer-Gesellschaft

Publica

Hier finden Sie wissenschaftliche Publikationen aus den Fraunhofer-Instituten.

Prototyping für IC-Design

Basis für eine intensive Systemvalidierung
 
: Speitel, M.; Haufe, J.

Elektronik 54 (2004), Sonderheft System on Chip, S.58-61
ISSN: 0013-5658
Deutsch
Zeitschriftenaufsatz
Fraunhofer IIS, Institutsteil Entwurfsautomatisierung (EAS) ()
Fraunhofer IIS ()
Rapid Prototyping; ASIC Verifikation; Emulation; hardware-in-the-loop; Hardware Debugger; FPGA

Abstract
Digitale ASIC's und Systeme werden immer komplexer; damit steigt auch der Verifikationsaufwand überproportional an. Da insbesondere im Konsumbereich mit sehr kurzen Produktlebenszeiten ein verpasster Innovationsschritt massive Gewinneinbußen verursacht, entstehen viele Entwicklungen unter der Prämisse "time on market". Ein weiterer Risikofaktor liegt in den enorm gestiegenen Kosten bei der ASIC-Fertigung. Allein die Kosten für Layout, Maskenproduktion und die ersten Samples können sich zu mehr als einer Millionen Euro summieren. Schon allein aus diesem Grund rechnen sich der Aufwand und die zusätzlichen Kosten für Prototyping. Insbesondere dann, wenn es gelingt, die Qualität der Systemvalidierung soweit zu steigern, dass sich ein "Respin" vermeiden lässt.

: http://publica.fraunhofer.de/dokumente/N-32426.html